雙通道運放真的是兩運放，還是一硅片具備兩功能?

　　人們常常認為雙通道運放等同于兩個單通道運放，但在電路板上，單片雙通道IC與兩個單通道IC之間還是存在一些細微差別，這些差別可能會給新的設計帶來問題。由于兩個運放在相同的單個硅片上并排放置，因此在使用雙通道放大器時需要考慮電氣和散熱因素。

　　業界研究熱效應已經有30多年的歷史了，并且在Solomon引用的一篇前50強IEEE論文有詳細的論述 [1]。隨著運放輸出電壓的改變，散熱量也隨之改變，會有一個熱波穿過整個芯片傳播到輸入級，使芯片失去平衡，并表現為一種電氣信號。熱波能夠同時影響兩個運放，即使它們在電氣上是分開的。

　　另外還有電氣效應。為了減小裸片尺寸，進而降低成本，像偏置電路和相關啟動電路等部分可能為兩個運放所共享。如果一個運放超出了正常工作范圍，并導致偏置電路出現故障，那么另一個運放也會發生故障 [2]。另外，由于只有一對電源引腳，邦定線和裸片上的一些金屬化層將承載兩個運放的總電流。一個放大器吸收的電流將產生IR壓降，并通過隨頻率改變的PSRR指標反映到另一個運放上。

　　優點

　　任何事物都不可能十全十美，因此使用雙通道運放既有優點也有缺點。有些優點是顯而易見的。首先，單次插入比兩次插入更省制造成本。其次，大多數半導體制造商的雙通道運放報價通常要低于兩個單通道運放的成本。通過合并子電路，裸片面積通常小于單通道運放的兩倍。再者，高速自動化測試設備(ATE)受類似運放這樣的單個功能的處理時間的限制，因此每個功能的測試成本也更低。在封裝成本方面也是如此。最后，由于兩個電路在晶圓上靠得非常近，它們之間的電氣特性 (通常會規定)也非常匹配。

　　缺點

　　不過也存在一些缺點。將兩個或四個功能放在一個封裝中會增加功耗。對于低帶寬、低電壓(低功耗)運放來說，這種功耗的增加對結溫的影響很小，僅上升5℃。而對驅動低阻抗負載(如同軸電纜)的高速運放而言，這種結溫上升會非常明顯，大概有30℃。由于裸片應力原因，四通道運放的最大失調電壓將高于雙通道或單通道運放[3]。在某些情況下，雙通道運放的失調電壓會比單通道運放高，四通道運放的失調電壓將比雙通道運放高[4]。

　　串擾也是個問題，它源自兩個效應：熱效應和電氣效應。如前所述，從一個部分發出的熱波將使另一個部分的輸入級失去平衡，這表現為低頻反饋。另外，由于只有一對電源引腳，邦定線電阻對所有部分都是公共的，因此一個部分引起的大負載電流將在邦定線上造成IR壓降。運放的PSRR不是無限的，因此某部分將被耦合到其它部分。PSRR隨頻率升高而下降，因此在約5kHz至10kHz頻段可以看到這一現象。

　　版圖設計考慮

　　為了真正理解這些效應發生的原因，有必要了解單通道、雙通道和四通道運放的內部構造輸入級電路

　　運放的第一級通常是差分對電路，可以是如圖所示的NPN或PNP雙極性電路，也可以是N溝道或P溝道MOSFET，或N溝道或P溝道JFET。它們面臨一個同樣的問題：如果兩邊的溫度有差異，即使相差只有1/10，電路也會變得不平衡。當增益為10萬倍或以上時，這將對輸出電壓造成影響。當輸出級電路存在功耗時，熱波將越過裸片傳播到輸入級。如果輸入級離得比較遠(相對而言)，等溫線將近似平行線。如果兩個輸入晶體管的位置擺放得比較合適，熱波將同時到達兩個晶體管，這時平衡幾乎不會受到影響。這是一個好主意，但我們可以做得更好。將晶體管分成兩個部分，并進行交叉耦合，那么從某個角度傳來的熱波將同時影響兩個部分，影響程度將低于兩個獨立晶體管的情形。也許George Erdi在 uA725中首次應用的就是這種方法[5]。“交叉耦合四通道”具有多方面的含義，這里討論的是其最通用的含義。輸出晶體管和輸入晶體管應沿著圖1所示的中心線放置。

　　版圖設計還有許多其它考慮因素，如裸片應力、電阻的溫度系數等，這些因素在Hastings的文章[6]中有很詳細的介紹。

　　封裝引腳輸出

　　圖1中的版圖對單通道運放來說完全沒有問題，但對雙通道運放來說問題就出現了。雙通道運放的標準引腳輸出如圖2所示。

　　圖3是雙通道運放在晶體管級的一種可能的底層規劃圖。這里有個問題：通道B的輸出必須越過輸入線才能到達引腳7。在很早以前，雙極性模擬工藝還是采用的單層金屬化工藝，必須使用穿接(cross-under)方法，因此對性能會有影響。

　　圖3是一個很好的雙通道運放版圖。輸入級非?？拷闫行模虼?a target="_blank">機械應力梯度最小。從一個輸出級到另一個輸入級的距離要大于另一種版圖。從輸出級到兩個輸入級的等溫線近似等距的并行線，因此交叉耦合輸入級四通道運放的抑制能力很強。這種版圖的主要缺點是，輸出B必須跨越兩個輸入級才能到達輸出焊盤。從輸出金屬化到同相輸入金屬化的任何電容都將導致正反饋。這對幾年前的單層金屬化(SLM)工藝來說問題比較麻煩，不過通過這些運放的低增益帶寬已經有所改善。這種版圖具有良好的散熱性能，但是，在規劃同一產品系列中的四通道版本時又會遇到問題。 雙通道版圖還有另外一種選擇，如圖4。在一個產品系列中要規劃四通道產品時可以采用這種版圖，因為這種版圖可以被復制，再經垂直翻轉就能快速生成四通道版圖。輸入和輸出相當靠近正確的封裝引腳。四通道運放的標準引腳輸出如圖5所示。

　　這種版圖存在幾個微妙的問題：(1)輸入級不在裸片中心，而裸片中心是最低的機械應力梯度點，具有最小的失調電壓;(2)從輸出級到輸入級的距離不夠遠;(3)從一個輸出級到另外一個輸入級的熱波將使等溫線變成曲線，因而無法被交叉耦合的輸入對完全抑制，并造成從一個通道至另一個通道的串擾。

　　這些問題使設計師處于兩難境地：對雙通道運放來說最優的版圖對四通道運放而言不是最優的。每個單通道、雙通道或四通道運放的單個版圖可以從頭開始設計，但考慮到上市時間和開發成本，標準設計過程是要盡可能多地重復利用某個設計。當某個產品系列中只需要單通道或雙通道運放時，雙通道的版圖通常是最優的。有趣的是，將圖3進行水平翻轉可以得到同樣的四通道版圖，因此與版圖設計合理的雙通道或單通道運放相比，四通道運放性能指標會較差。

　　幾年前，有個制造商做出了指標非常好的四通道運放。秘訣是使用了一個特殊的引腳框，可接受兩個雙裸片，即混合器件或多芯片模塊(MCM)。這種產品需要在內部完成裝配，或與外部裝配工廠進行緊密合作。最終的良品率近似等于各個裸片良品率的乘積。例如，如果裸片良品率是99%，那么最終良品率將是0.99×0.99 = 98.01%，這是完全可以接受的。另一方面，如果裸片良品率為90%，對于規格要求很嚴的器件來說這是很有可能的，那么總的良品率將是0.9×0.9 = 81%。

　　2009年12月曾有人展開過一項研究，通過五家半導體公司的網站統計單通道、雙通道和四通道產品種類的 數量。調研結果如下：

　　單通道： 598，占 39.7%

　　雙通道： 556，占37%

　　四通道： 350，占 23.3%

　　這里包括了大批量應用運放、音頻放大器、高速、帶有或不帶有關斷引腳的器件(算作兩種)以及單位增益穩定和非完全補償器件，在精密應用領域，如低失調電壓或低噪聲，總數會向單通道和雙通道傾斜