外部總線(xiàn)接口大都出現(xiàn)在功能和價(jià)格較高的高端微處理器中。但是，微控制器也會(huì)遇到需要外擴(kuò)外部總線(xiàn)設(shè)備的情況，筆者在某項(xiàng)目中需要使用MCF51QE128(以下簡(jiǎn)稱(chēng)“QE128”)微控制器連接外部Flash存儲(chǔ)測(cè)試數(shù)據(jù)，存取速度要求較高，因此無(wú)法使用串行接口的存儲(chǔ)器，只能使用具有地址線(xiàn)和數(shù)據(jù)線(xiàn)的Flash存儲(chǔ)器。

QE128是Freescale半導(dǎo)體公司推出的Flexis系列的首款產(chǎn)品，具有25 MHz的總線(xiàn)速度和多種外設(shè)模塊；還有一個(gè)特點(diǎn)是，其內(nèi)部包含了與其他微控制器不同的快速GPIO模塊。

1? 設(shè)計(jì)思路

使用微控制器中通用I／O模塊模擬實(shí)現(xiàn)外部總線(xiàn)接口是一個(gè)比較好的方法，但目前微控制器中GPIO模塊一般僅包含8個(gè)I／O口，而大容量的存儲(chǔ)芯片一般的地址總線(xiàn)和數(shù)據(jù)總線(xiàn)都是16位或者更高位數(shù)的。這種情況下需要使用2個(gè)GPIO端口組合才能模擬，速度不高。

QE128微控制器中的快速GPIO模塊(RGPIO)是一個(gè)比較特殊的模塊。該模塊直接與處理器的32位內(nèi)部總線(xiàn)連接，支持字節(jié)、字和雙字的訪(fǎng)問(wèn)，支持單周期、零等待的數(shù)據(jù)傳輸。這種特性與普通的GPIO有較大區(qū)別。區(qū)別的根本原因在于普通的GPIO模塊都是與微控制器內(nèi)部的從設(shè)備總線(xiàn)連接的。

實(shí)現(xiàn)的關(guān)鍵在于，如何使一個(gè)RGPIO模塊既可以作為地址總線(xiàn)使用，又可以作為數(shù)據(jù)總線(xiàn)使用。通過(guò)對(duì)總線(xiàn)的分析，所有的數(shù)據(jù)通信都由主設(shè)備發(fā)起，然后發(fā)送地址信號(hào)，最后發(fā)送數(shù)據(jù)或接收總線(xiàn)數(shù)據(jù)，這種操作是有先后順序的。基于這種分析，將RGPIO模塊分時(shí)復(fù)用便可解決此問(wèn)題。

使用QE128快速GPIO實(shí)現(xiàn)外部總線(xiàn)接口的設(shè)計(jì)示意圖如圖1所示。



RGPIO模塊的16個(gè)引腳連接外部設(shè)備的地址總線(xiàn)和數(shù)據(jù)總線(xiàn)(此處需要注意)，各信號(hào)線(xiàn)的含義如表1所列。其中的GPIO表示微處理器中方向可以為輸出的通用輸入／輸出引腳。需要注意的是，RGPIO模塊的16個(gè)引腳是與兩個(gè)通用I／O模塊PORTC和PORTE復(fù)用的，所以在原理圖設(shè)計(jì)時(shí)，用作控制信號(hào)的GPIO引腳應(yīng)選擇PORTC和PORTE端口之外的GPIO。另外，如果RGPIO需要內(nèi)部上拉，則需要設(shè)置PORTC和PORFE的內(nèi)部上拉寄存器。這一點(diǎn)在軟件設(shè)計(jì)中的外部總線(xiàn)接口初始化函數(shù)Exb_Init中有體現(xiàn)。



2? 硬件連接實(shí)例

以Atmel公司的單電壓存儲(chǔ)器AT49LV1024A為例。AT49LV1024A存儲(chǔ)容量為128 KB(64K×16位)，工作電壓為3.3 V，可以直接與QE128連接。AT49LV1024A的地址線(xiàn)和數(shù)據(jù)線(xiàn)寬度均為16位，控制信號(hào)包括芯片使能信號(hào)CE、輸出使能信號(hào)OE和寫(xiě)使能信號(hào)WE。

圖2為QE128與AT491LV1024A的硬件連接實(shí)例。在本實(shí)例中，鎖存器使用的是2片TI公司的8路D型鎖存器74HC373.2片74HC373的鎖存使能LE(Latch Enable)引腳相連，通過(guò)QE128的TE信號(hào)控制來(lái)選擇地址總線(xiàn)和數(shù)據(jù)總線(xiàn)。



地址／數(shù)據(jù)信號(hào)外的其他控制信號(hào)使用GPIO控制。本實(shí)例中使用PTF端口的4個(gè)引腳。

3? 軟件設(shè)計(jì)

RGPIO模塊常用的寄存器共有以下6個(gè)：數(shù)據(jù)方向寄存器RGPIO_DIR、數(shù)據(jù)寄存器RGPIO_DATA、引腳使能寄存器RGPIO_ENB、數(shù)據(jù)位清零寄存器RGPIO_CLR、數(shù)據(jù)位置位寄存器RGPIO_SET和數(shù)據(jù)位翻轉(zhuǎn)寄存器RGPIO_TOG。6個(gè)寄存器均為16位寄存器。其中前面3個(gè)寄存器是其他的GPIO口都具有的，后面3個(gè)寄存器是RGPIO模塊比較有特色的地方。這3個(gè)寄存器與數(shù)據(jù)寄存器RGPIO_DATA的每一位是對(duì)應(yīng)的，將RGPIO_CLR中某一位置為0，則相應(yīng)RGPIO_DATA的對(duì)應(yīng)位就會(huì)清零。類(lèi)似的，將RGPIO_SET或RGPIO_TOG的某一位置1，則會(huì)將RGPIO_DATA對(duì)應(yīng)位置1或反轉(zhuǎn)。相對(duì)于普通MCU中的讀取數(shù)據(jù)至累加器→置位→寫(xiě)入寄存器的操作。RGPIO可以減少操作的時(shí)間，具體比較詳見(jiàn)QE128參考手冊(cè)中RGPIO一章。

了解底層寄存器后，筆者對(duì)外部總線(xiàn)接口實(shí)現(xiàn)的底層函數(shù)做了通用性的封裝，共包括3個(gè)函數(shù)：外部總線(xiàn)接口初始化函數(shù)void Exb_Init(void)；外部總線(xiàn)寫(xiě)函數(shù)void Exb_QueuedWrite(word*pAddr，word*pData，bytenTransfer)；外部總線(xiàn)讀函數(shù)void Exb_QueuedRead(word*pAddr，word*pData，byte nTransfer)。Exb_QueuedWrite函數(shù)進(jìn)行nTransfer次寫(xiě)操作，將數(shù)據(jù)數(shù)組中的數(shù)據(jù)寫(xiě)入地址數(shù)組中的地址。Exb_QueuedRead函數(shù)進(jìn)行nTransfer次讀操作，將地址數(shù)組中地址對(duì)應(yīng)的數(shù)據(jù)讀出放人數(shù)據(jù)數(shù)組中。其中Exb_Init函數(shù)代碼如下：



根據(jù)這3個(gè)通用底層接口函數(shù)便可以編寫(xiě)針對(duì)不同的外部設(shè)備的函數(shù)進(jìn)行操作。本文以對(duì)AT49LV1024A的Flash存儲(chǔ)器進(jìn)行數(shù)據(jù)寫(xiě)入和讀出操作為例，基本滿(mǎn)足常用功能的需要。具體的AT49LV1024A存儲(chǔ)器的命令序列請(qǐng)參考該芯片的技術(shù)手冊(cè)。



結(jié)? 語(yǔ)

MCF51QE128微控制器的快速GPIO模塊是具有特色的一個(gè)模塊。本文在對(duì)該模塊進(jìn)行分析的基礎(chǔ)上給出了實(shí)現(xiàn)高速外部總線(xiàn)的方案，以及硬件連接和軟件底層通用接口，解決了QE128連接外部高速總線(xiàn)設(shè)備的問(wèn)題。