??????? 隨著由電池供電的便攜式消費類產品的增長，IC芯片的功耗已成為了一個世界性的問題，設計者必須通過配置合適的功率管理系統采用各種辦法來節省能量。便攜產品的設計卻要求工程師開發更有效的節能系統。隨著消費類產品越來越復雜，功率管理系統的設計也越來越復雜。

　　對于移動設備而言，更長的電池使用壽命、更長的通話時間或更長的工作時間都是明顯的優勢，降低電源要求意味著使用體積更小的電池或選擇不同的電池技術，這在一定程度上也緩解了電池發熱問題；對于有線系統而言，設計師可通過減小電源體積、減少冷卻需求以及降低風扇噪聲來提高電池效率。有效的功率管理涉及到恰當技術的選擇、優化的庫和知識產權（IP）的使用，以及設計方法（圖1）。

　　圖1，有效的功率管理需要選擇恰當的技術、庫和IP設計方案以及芯片設計方法。

　　功耗在電子設備中正變得更加重要。功率的損耗。電路中通常指元、器件上耗 散的熱能。有時也指整機或設備所需的電源功率。 功耗同樣是所有的電器設備都有的一個指標，指的是在單位時間中所消耗的能源的數量，單位為W。不過復印機和電燈不同，是不會始終在工作的，在不工作時則處于待機狀態，同樣也會消耗一定的能量（除非切斷電源才會不消耗能量）。

　　MOS晶體管的基本工作

　　為了解功率，讓我們從經典的MOS晶體管漏極電流方程開始，MOS晶體管是一種新型MOS與雙極復合型器件。它采用集成電路工藝，在普通晶閘管結構中制作大量MOS器件，通過MOS器件的通斷來控制晶閘管的導通與關斷。雖然這些方程只對較老的技術準確，并且未考慮現代技術中的亞微米幾何結構引入的各種影響，但它們使人們能了解晶體管的總體行為。

　　圖2，某NMOS FET表明了施加在其端子的電壓。

　　在數字電路中，當晶體管處于接通狀態時，它位于飽和區，此時漏極至源極電流IDS服從以下方程（圖2）：

　　（1）

　　其中TOX是柵極氧化物厚度，W是晶體管的溝道寬度，L是晶體管的溝道長度，VGS是晶體管的柵極與源極之間的電壓，VTH是閾值電壓，K取決于工藝技術。閾值電壓服從以下方程：

　　（2）

　　其中VSB是源極與基底之間的反向偏壓，VFB是平帶電壓（它取決于工藝技術），γ和ΘS也是取決于工藝技術的參數。

　　如果漏極至漏極電壓等于電源電壓，即柵極與源極之間的最大電壓，那么你就能運用以下方程來計算接通電流：

　　（3）

　　然后可以把有功功率表示為：

　　（4）

　　泄漏功率

　　MOS晶體管中的主要泄漏部分是結泄漏、柵極泄漏、柵極感應漏極泄漏、亞閾值導電。當漏極和基底之間或是源極和基底之間的PN結在晶體管處于關斷狀態下變成負偏壓時，會出現結泄漏，此時由于存在反向偏壓二極管而出現泄漏電流。

　　當柵極至漏極重疊區中的高電場導致帶至帶隧穿，并導致柵極感應漏極泄漏電流時，就會出現柵極感應漏極泄漏。當晶體管處于關斷狀態時，會出現亞閾值導電；它并非真地處于關斷狀態，但由于微弱的反相而導電。亞閾值導電是導致泄漏電流的主要因素。你可把該電流表示為：

　　（5）

　　其中K1、γ、η、N取決于工藝，VT是熱電壓，K1是柵極氧化物厚度的函數。你可以把柵極至源極電壓設為0V，并把漏極至源極電壓設為等于電源電壓VDD，由此獲得晶體管中的關斷電流或泄漏電流。在這些條件下，由于電源電壓遠大于熱電壓，因此你可以把下列項

　　（6）

　　近似為1，得出

　　（7）

　　現在可把泄漏功率寫成

　　（8）

根據這個結果，你可以看到控制功率的主要參數是閾值電壓、氧化物厚度、晶體管長度與寬度、電源電壓、反向柵極偏壓。由于有功功率隨電源電壓的平方而變化，因此降低電源電壓對降低有功功率具有最大的影響。功率降低速度是電壓降低速度的兩倍，即電源電壓降低20%會導致有功功率降低40%。其余參數只是以線性方式影響有功功率。晶體管長度、寬度或閾值電壓的任何明顯變化都對晶體管的性能具有不利影響。因此它們在降低有功功率方面僅起著很小的作用。從方程5可看到

　　（9）

　　如果ΔVGS = -NVT，則方程變為

　　（10）

　　意味著有效柵極至源極電壓每降低NVT，N對于某種技術一般是1～2.5，并且閾值電壓在室溫時等于26 mV，因此柵極至源極電壓每變化50 mV～75 mV，你都會看到亞閾值電流降低至2.7分之一。提高閾值電壓具有相同效果。因此，閾值電壓每提高50 mV～75 mV，泄漏電流都會降低至2.7分之一。閾值電壓提高100 mV～150 mV，會使泄漏電流降低至7.4分之一。

　　你可以通過提高反向柵極偏壓來進一步降低泄漏電流。由于存在體偏壓系數γ，收效會不太明顯。降低電源電壓也有助于降低泄漏電流。增加晶體管的溝道長度不僅直接降低泄漏電流（如方程5所示），而且還有助于提高閾值電壓（如方程2所示）。

　　亞閾值電流以指數形式依賴于溫度。由于NVT項出現在負指數的分母中，因此在溫度升高時，電流會顯著增加。這種增加會帶來重大挑戰，這是因為泄漏功率在高溫時變成了總功率的重要部分。

　　技術的作用

　　每一次技術進步的目標都是為了改善性能、密度和功耗。工藝設計者調整施加的電壓和氧化物厚度來保持相同電場。該途徑在每個新的技術節點都會使功率降低大約50%。但是，隨著電壓的降低，閾值電壓也必須降低，來實現該技術的性能目標。

　　由于無法立即同時在性能和泄漏方面優化某種技術，因此每種技術通常會有兩個變種。一個變種針對高性能，另一個針對低泄漏。二者的首要區別是氧化物厚度、電源電壓和閾值電壓。柵極氧化物較厚的技術變種面向低泄漏設計，并且必須支持更高的電壓來實現合理性能。

　　方程2表明了依賴于工藝的參數γ和ΘS，你可以操縱它們來控制閾值電壓。這些參數取決于雜質濃度，工藝設計者可使用一個額外的注入掩模來調節該濃度。然后你可以運用該方法來控制設計方案的泄漏功率。

　　在選擇技術來優化特定設計的功率時，你必須同時考慮兩個方面：需要使用更小的幾何結構來降低有功功率；需要使用低泄漏的變種來降低泄漏。但在成本和風險方面需要折中。

　　更小的幾何結構需要在掩模成本和其它一次性工程支出方面投入更多的初始資金。雖然它們憑借每塊晶圓可生產出更多器件而具有單位成本優勢，但它們也在工藝和設計成熟度方面帶來了更高風險。如果設計方案包含SERDES等復雜電路，或是該工藝中新出現的其它敏感的塊，那么設計風險可能很高。新技術的工藝缺陷通常是在它投產一年或更久之后被全部消除，然后成品率會穩定下來。

　　問題的答案取決于功率的性質和最終應用。如果最終應用是由電池供電，那么你必須使泄漏最小化。例如，如果你能關斷處于待機模式的設計方案，那么它就不需要低泄漏工藝，這是因為你可以關斷高性能系統中的電路，并且同時實現低泄漏的好處。

　　低泄漏工藝需使用更高的電壓，并且一般具有更大的面積，因此對于相同性能，會消耗更大的有功功率。因此對于低泄漏工藝選擇工作，泄漏功率是首要推動因素。當泄漏功率在設計方案的工作期間成為總功率的重要部分，或是當設計方案對待機模式的功率（泄漏起著主導作用）有嚴格要求時，選擇低泄漏工藝就能滿足這些要求。在其它多數情況下，你可以選擇標準工藝，用它和多種電路設計方法來優化功率。