?

　　本文基于上華0.6mm BiCMOS工藝設(shè)計(jì)了一個(gè)8通道12位串行輸出ADC，轉(zhuǎn)換核心電路采用逐次逼近型結(jié)構(gòu)，并在總結(jié)改進(jìn)傳統(tǒng)結(jié)構(gòu)的基礎(chǔ)上，采用了電壓定標(biāo)和電荷定標(biāo)的復(fù)合式DAC結(jié)構(gòu)。這種“5+4+3”的分段式復(fù)合結(jié)構(gòu)不但避免了大電容引入的匹配性問題，而且由于引入了電阻，減小了電路本身的線性誤差。比較器的實(shí)現(xiàn)采用多級(jí)級(jí)聯(lián)的放大器結(jié)構(gòu)，降低了設(shè)計(jì)復(fù)雜度。最后基于CSMC 0.6mm BiCMOS工藝實(shí)現(xiàn)了整體版圖設(shè)計(jì)。

　　系統(tǒng)結(jié)構(gòu)

　　SAR ADC電路結(jié)構(gòu)主要包含五個(gè)部分：采樣保持電路、比較器、DAC、逐次逼近寄存器和邏輯控制單元。轉(zhuǎn)換中的逐次逼近是按對(duì)分原理，由控制邏輯電路完成的。其工作過程如下：?jiǎn)?dòng)后，控制邏輯電路首先把逐次逼近寄存器的最高位置1，其它位置0，將其存儲(chǔ)到逐次逼近寄存器，然后經(jīng)數(shù)模轉(zhuǎn)換后得到一個(gè)電壓值(大小約為滿量程輸出的一半)。這個(gè)電壓值在比較器中與輸入信號(hào)進(jìn)行比較，比較器的輸出反饋到DAC，并在下一次比較前對(duì)其進(jìn)行修正。即輸入信號(hào)的抽樣值與DAC的初始輸出值相減，余差被比較器量化，量化值再來指導(dǎo)控制邏輯是增加還是減少DAC的輸出;然后，再次從輸入抽樣值中減去這個(gè)新的DAC輸出值。不斷重復(fù)這個(gè)過程，直至完成最后一位數(shù)字的實(shí)現(xiàn)。由此可見，這種數(shù)據(jù)的轉(zhuǎn)變始終處于邏輯控制電路的時(shí)鐘驅(qū)動(dòng)之下，逐次逼近寄存器不斷進(jìn)行比較和移位操作，直到完成最低有效位(LSB)的轉(zhuǎn)換。這時(shí)逐次逼近寄存器的各位值均已確定，轉(zhuǎn)換操作完成。

　　由于本設(shè)計(jì)針對(duì)的是串行多路通道轉(zhuǎn)換技術(shù)，所以本文在SAR ADC基本結(jié)構(gòu)的基礎(chǔ)上，在模擬輸入前端加入多路復(fù)用模塊，并在輸出后端加入并/串轉(zhuǎn)換電路。

?

　　圖1 整體結(jié)構(gòu)簡(jiǎn)圖和輸入等效電路

　　為實(shí)現(xiàn)信號(hào)的快速精確轉(zhuǎn)換，SAR ADC中重要部件是采樣保持電路、比較器和DAC，等效輸入電路如圖1所示。在獲取數(shù)據(jù)期間，被選信道作為輸入給電容CHOLD充電，獲取時(shí)間結(jié)束后，T/H開關(guān)打開，電荷維持在CHOLD上作為信號(hào)樣本，與DAC中產(chǎn)生的模擬信號(hào)進(jìn)行比較，將比較結(jié)果輸入并/串輸出寄存器，在三態(tài)總線控制下輸出數(shù)字位。

　　電路設(shè)計(jì)與實(shí)現(xiàn)

　　采樣/保持電路的性能高低限定了整個(gè)ADC的速度和精度，在設(shè)計(jì)中采用雙差分底板采樣技術(shù)，雙差分結(jié)構(gòu)以獲得優(yōu)良的AC性能，另外底板采樣技術(shù)的應(yīng)用也極大地減小了電荷注入、時(shí)鐘饋通以及有限帶寬所造成的誤差，優(yōu)化了整體性能。其中比較器的實(shí)現(xiàn)采用3個(gè)放大器級(jí)聯(lián)結(jié)構(gòu)，這樣不僅極大提高了增益，而且減小了比較器的設(shè)計(jì)難度，提高了電路性能。下面重點(diǎn)講述DAC的設(shè)計(jì)與實(shí)現(xiàn)。

　　SAR ADC的速度和分辨率主要受反饋電路中DAC的速度、分辨率和線性的限制，精確設(shè)計(jì)DAC是本次設(shè)計(jì)的重點(diǎn)和關(guān)鍵。傳統(tǒng)的SAR ADC多采用簡(jiǎn)單的電阻分壓式或電容電荷型結(jié)構(gòu)來實(shí)現(xiàn)。電阻分壓式轉(zhuǎn)換器的優(yōu)點(diǎn)是只需要用到一種電阻，容易保證制造精度，即使電阻出現(xiàn)較大的誤差，也不會(huì)出現(xiàn)非單調(diào)性。但n位二進(jìn)制輸入的電阻分壓式數(shù)模轉(zhuǎn)換器需要2n個(gè)分壓電阻以及同樣數(shù)量的模擬開關(guān)，所以隨著位數(shù)的增加，其所需元器件的數(shù)量會(huì)呈幾何級(jí)數(shù)增加，這是它的缺點(diǎn)。單獨(dú)用這種結(jié)構(gòu)來做一個(gè)DAC的情況比較少見，但是它卻在8位以下的SAR ADC中常用到。電容電荷型DAC的優(yōu)點(diǎn)是精度較高，但缺點(diǎn)是面積大，對(duì)寄生電容敏感，而且還需要兩相時(shí)鐘，增加了設(shè)計(jì)制造的復(fù)雜度。

?

　　圖2 第8通道對(duì)2.5V電壓進(jìn)行轉(zhuǎn)換的輸出波形

　　本文設(shè)計(jì)的DAC采用復(fù)合結(jié)構(gòu)。由于本芯片是一個(gè)12位精度的ADC，要求DAC也要達(dá)到12位精度，而且對(duì)于位數(shù)較高的轉(zhuǎn)換器，從芯片面積和性能方面綜合考慮，組合結(jié)構(gòu)較單一結(jié)構(gòu)優(yōu)勢(shì)顯著。因而本文采用5+3+4復(fù)合結(jié)構(gòu)實(shí)現(xiàn)，即高5位MSB采用電容網(wǎng)絡(luò)實(shí)現(xiàn)，中間3位采用電阻網(wǎng)絡(luò)，而低4位LSB仍用電容網(wǎng)絡(luò)實(shí)現(xiàn)，這樣設(shè)計(jì)避免了不同結(jié)構(gòu)實(shí)現(xiàn)上的不足，結(jié)合了各自的優(yōu)點(diǎn)，較好的實(shí)現(xiàn)電路設(shè)計(jì)目標(biāo)。此DAC的優(yōu)點(diǎn)是具有一定的單調(diào)性，因?yàn)殡娮璐举|(zhì)上是單調(diào)的，而且3個(gè)數(shù)字位只有一種阻值的電阻，不存在電阻失配問題。電阻串不需要預(yù)充電，轉(zhuǎn)換速度比電容陣列的轉(zhuǎn)換速度快，但芯片占用面積較大;電容網(wǎng)絡(luò)最多只需滿足5位數(shù)字位對(duì)應(yīng)的電容精度要求便可實(shí)現(xiàn)12位轉(zhuǎn)換匹配。所以在分配每段位數(shù)時(shí)，本文在芯片面積和轉(zhuǎn)換速度之間進(jìn)行了折中考慮。單獨(dú)對(duì)DAC進(jìn)行仿真得到其建立時(shí)間僅為12ns。

　　設(shè)計(jì)仿真

　　根據(jù)電路功能及指標(biāo)要求，在Cadence環(huán)境下用Hspice對(duì)電路進(jìn)行仿真。通過控制邏輯精確控制，最后實(shí)現(xiàn)12位數(shù)字的轉(zhuǎn)換結(jié)果，圖2為選擇第8通道對(duì)2.5V電壓進(jìn)行轉(zhuǎn)換的輸出波形，實(shí)現(xiàn)了模擬信號(hào)到數(shù)字信號(hào)的正確轉(zhuǎn)換。12位ADC的工作溫度范圍為-55℃~125℃，仿真條件為VDD=5.0V，VSS=0V，VREF=4.096V，VAGND=0V。最后基于CSMC 0.6mm BiCMOS工藝完成了版圖設(shè)計(jì)，面積為2.5×2.2mm2。

　　本文基于CSMC 0.6mm BiCMOS工藝設(shè)計(jì)實(shí)現(xiàn)了一個(gè)12位串行輸出ADC，采用電壓定標(biāo)和電荷定標(biāo)組合式數(shù)模轉(zhuǎn)換器技術(shù)，比較器的實(shí)現(xiàn)采用多級(jí)級(jí)聯(lián)放大器形式，通過合理的時(shí)序控制，實(shí)現(xiàn)了較好的性能，轉(zhuǎn)換速率為7.5ms，正常工作電流2.8mA，增益誤差小于2LSB，線性誤差小于1個(gè)LSB，最后版圖面積為2.5×2.2mm2，此轉(zhuǎn)換器對(duì)于消費(fèi)電子、汽車電子及便攜式產(chǎn)品等方面應(yīng)用是具有較好性價(jià)比的選擇。