Δ-Σ ADC由Δ-Σ調制器和數字濾波器構成。調制器將模擬輸入轉換為數字比特流，而數字濾波器將比特流轉換為表示模擬輸入幅度的數據字。

讓我們來看看調制器是如何工作的，首先從一階Δ-Σ調制器拓撲結構的基本分析開始，如圖1所示。

圖1：Δ-Σ調制器內部框圖

調制器根據調制器時鐘運行，決定了輸入的采樣間隔。調制循環通過對輸入采樣和1位DAC之間的差分進行積分而開始。

比較器根據積分器值確定下一個調制器輸出。根據比較器的輸出狀態，1位DAC產生與ADC的正或負基準電壓相等的電壓。如果調制器輸出為1，則從輸入中減去基準電壓。如果調制器輸出為0，則在輸入中加上基準電壓。在每個調制器時鐘脈沖，調制器完成一個完整的周期并產生一個新的輸出。

當調制器時鐘繼續運行時，每個調制器時鐘脈沖將產生另一個調制器輸出脈沖。所得到的輸出比特流成為與基準電壓成比例的輸入電壓的另一種表示。圖2顯示了輸入正弦波和得到的調制器輸出比特流，假設基準電壓為1V。

圖2：正弦波輸入（上圖）和調制輸出比特流（下圖）

當輸入接近1V時，調制器的比特流的1s密度接近100％。相反，當輸入接近-1V時，比特流1s密度接近0％。當輸入為0V時，1s密度為50％。因此，可以在不超出調制器范圍的情況下測量基準電壓和負基準電壓之間的輸入電壓。

那么通過將輸入轉換為比特流調制器實現了什么？觀察調制器的頻譜內，輸入電壓和采樣數字信號之間的誤差被建模為量化噪聲，如圖3a所示。采用二了簡單的量化，誤差頻譜密度是從DC到采樣頻率（fS）的白噪聲除以2。

通過使用Δ-Σ調制，量化誤差頻譜密度被調至更高的頻率，如圖3b所示。低通數字濾波器保留具有較高分辨率的輸入信號，因為量化噪聲已經移動到數字濾波器的通帶之外。使用Δ-Σ調制，我們減少了量化噪聲，實現了更高的分辨率。

具有額外前饋和反饋路徑的多階的不同調制器拓撲結構可以提供比上述基本示例更好的噪聲整形。不同的數字濾波器提取原始信號，以更高的測量分辨率加速ADC。

通過將這種復雜的拓撲結構分解到基本水平，您可以看到Δ-Σ調制器的工作原理：調制器對輸入信號進行采樣，將其與基準進行比較，輸出與基準相比與輸入信號的幅度成比例的1s的比特流。請留意下個月的Precision Hub模擬精密技術雜談，屆時我將討論如何結合調制器和數字濾波器以獲得更大的測量分辨率。