（文章來源：電子元件技術網）

ADI公司創(chuàng)新的多芯片封裝工藝使得新型SPI轉并行轉換器芯片可以與現(xiàn)有高性能模擬開關芯片結合在同一封裝中。這樣既可節(jié)省空間，又不會影響精密開關性能。

測試設備中的通道數(shù)最大化至關重要，因為通道越多，可以并行測試的器件就越多，進而壓縮最終客戶的測試時間和成本。測試儀通過開關來分享其資源以支持多個被測器件 (DUT)，故開關是增加通道數(shù)的關鍵元件。但是，并行控制的開關數(shù)量越多，控制線路也就越多，占用的電路板空間相應地增加，這嚴重制約了可以實現(xiàn)的通道密度。

在此情況下，使用SPI控制的開關在解決方案尺寸和通道數(shù)方面具有顯著的優(yōu)勢。SPI開關可以采用菊花鏈形式布置，相比于傳統(tǒng)解決方案，此舉可大幅減少所需的數(shù)字線路數(shù)。

當模塊開發(fā)的主要目標是通道數(shù)最大化時，板空間就會變得很珍貴。開關是提高系統(tǒng)通道數(shù)的關鍵，但隨著開關數(shù)目增加，開關本身、邏輯線路及生成這些邏輯信號所需的器件會占用大量板空間，使可用空間減少。最終，受制于控制開關本身所需的相關因素，只能實現(xiàn)很有限的通道數(shù)。

提高通道密度的最常見解決方案是使用由并行邏輯信號控制的開關。這需要大量GPIO信號，標準微控制器無法提供如此多的信號。為了生成GPIO信號，一種解決辦法是使用串行轉并行轉換器。這些器件輸出并行信號，并由I2C和SPI等串行協(xié)議進行配置。

圖1中的布局顯示了8個ADG1412 四通道、單刀單擲(SPST)開關，采用4 x 8交叉點配置，位于一個6層板上。這些開關由兩個串行轉并行轉換器控制，串行線路來自一個控制板。每個轉換器提供16條GPIO線路，這些線路分布到8個開關。布局顯示了器件、電源去耦電容和數(shù)字控制信號（灰色）的占地大小。采用并行控制開關的4 x 8矩陣解決方案的尺寸為35.6 mm x 19 mm，占用面積為676.4 mm2。

從圖1可以明顯看出，很大比例的面積被串行轉并行轉換器和數(shù)字控制線路占用，而不是被開關本身占用。對板空間的這種低效使用是很糟糕的，會大幅減少模塊中的開關數(shù)目，進而影響系統(tǒng)通道數(shù)。一個4 x 8交叉點配置，8個四通道SPST開關位于一個6層板上。不過，這次開關是SPI控制的ADGS1412器件。像之前一樣，圖中顯示了器件尺寸、電源去耦電容和SDO上拉電阻。

該解決方案展示器件以菊花鏈形式配置。所有器件共享來自SPI接口的片選和串行時鐘數(shù)字線路，菊花鏈中的第一個器件接收串行數(shù)據(jù)。然后，該數(shù)據(jù)被傳送至鏈（像一個移位寄存器）中的所有器件。這個示例解決方案的尺寸是30 mm x 18 mm，面積為540 mm2。

以菊花鏈形式使用SPI接口可大大減少串行轉并行轉換器和數(shù)字線路占用的板空間。采用這種開關配置，總電路板面積可減少20%，這使得通道密度大大提高。系統(tǒng)平臺也得到了簡化。當電路板上的開關數(shù)目提高時，節(jié)省的面積隨之增加，包含數(shù)百個開關的電路板可節(jié)省50%以上的空間。這說明在更小的面積中可以放入更多開關，相比于傳統(tǒng)串行轉并行轉換器方案，同樣面積的電路板將能支持更多通道。
? ? ? （責任編輯：fqj）