（文章來源：電源網(wǎng)）

隨著便攜式，單兵背負式設備在過去幾十年的迅勐發(fā)展，如何能夠在有限的板級空間內(nèi)最大的集成各種電源輸出并對其進行非常精確的控制管理便成了每一個硬件工程師不得不面對的一個問題。低壓差，高效率，平穩(wěn)的動態(tài)響應，穩(wěn)定純凈的電壓輸出同時還要能夠有效的抑制來自公共電網(wǎng)上非?！芭K”的噪聲影響等等這些一個比一個苛刻的指標要求，卻是為一個優(yōu)秀的完備的電子系統(tǒng)構(gòu)成了穩(wěn)定安全運行的能源供給平臺。

而以往業(yè)界的標準芯片如LM317和LM340再也無法滿足我們?nèi)招略庐惖囊罅耍?a target="_blank">ADI公司推出的非常優(yōu)秀好用的LDO穩(wěn)壓芯片，例如適合在數(shù)字領域的ADP170和ADP1706以及在模擬射頻領域的ADP121和ADP130這幾款片子便成為我們設計電源管理系統(tǒng)的重要選擇。

LDO由參考電壓（band refence），誤差放大器，反饋電阻分壓網(wǎng)絡，以及傳輸晶體管（pass transistor）這幾大部分構(gòu)成。

輸出電流I（L） 的大小由負載決定但通過傳輸晶體管（pass transistor）提供。傳輸晶體管的柵極（我們這里假定是PMOS管距離）電壓大小由誤差放大器（即error amplifier）的輸出控制。來自電阻分壓網(wǎng)絡的反饋電壓與由帶隙基準參考源產(chǎn)生的標準參考電壓作比較進而產(chǎn)生誤差放大器的輸入信號。如果分壓網(wǎng)絡的反饋電壓大于參考源電壓，由于這里的反饋電壓接在放大器的反相端，那幺此時的誤差放大器輸出則為一個負值，從而使得傳輸晶體管控制電壓減小，用以調(diào)控更小的輸出電流通過電阻分壓器降低反饋電壓，這個一個反饋環(huán)路的形成最終在誤差放大器的輸入端讓反饋電壓和參考源電壓相等，將輸出電壓穩(wěn)定在一個固定值。

從電源管理系統(tǒng)的角度看負載，負載大小不一，相位不同。與此同時，這樣的負載確是時變的，為了達到整個系統(tǒng)的低碳節(jié)能，智能化的動態(tài)的“使能”負載是一種重要的手段。一個龐大的系統(tǒng)特別是便攜式設備中（如圖2所示），在同一時刻或者同一段時間內(nèi)，并不是每一部分的電路都滿負荷工作。因此，通過對各種不同負載在不能時間戳內(nèi)的順序“使能”是必要的，畢竟電池的能量是有限的。

若是給一個數(shù)字系統(tǒng)供給電能，這樣的電源負載具有非常重要的一種特性即必須適應其快速變化的瞬時電流。我們大家都知道，無論是MCU還是DSP，并不是一直出于工作狀態(tài)的。有時使能，進行全負荷的工作，有時即使被使能，也只是一部分電路處于工作狀態(tài)，而剩余部分則為了節(jié)省能量休眠。

針對為其供給能量的電源芯片來說，每一次的狀態(tài)切換負載呈現(xiàn)出的阻抗無論是在虛部還是實部都有比較明顯的不同，同時每一種狀態(tài)之間的變化在時間上來說是非常迅速的，這種特性造就了負載的電流跳變是非常快的，提高了電源芯片對負載變化的瞬態(tài)響應要求。像ADP170和ADP1706這類數(shù)字線性穩(wěn)壓器設計用于支持系統(tǒng)的主要數(shù)字要求，通常是微處理器內(nèi)核和系統(tǒng)輸入/輸出（I/O）電路。

如何能夠抗擊噪聲的干擾同時具有對較高電源紋波抑制一直是模擬系統(tǒng)設計需要注意的地方，對于電源管理系統(tǒng)來說，也不例外。大家都知道，公共電網(wǎng)里面的是很“臟”的，里面包含有非常多的噪聲，何如能夠有效的抑制來自上游電源雜波干擾，是一個電源管理系統(tǒng)（PMS）所要考慮的重要方面。同時自身不應該增添過多的噪聲，從而對下游的供給負載造成不必要的影響。

模擬穩(wěn)壓器噪聲用電壓有效值（rms）來衡量，當用于敏感電路時，應低于35 mV。PSRR反映LDO抑制電源線上的上游噪聲的能力，應高于60 dB。超低噪聲LDO ADP150具有9 mV的輸出噪聲和70 dB的PSRR，是為敏感模擬電路供電的理想電源器件。增加外部濾波器或旁路電容也可以減小噪聲，但會增加成本和PCB尺寸。仔細和靈活的LDO內(nèi)部設計也有助于降噪和電源噪聲抑制。

最后，我們在使用LDO片子的時候一定要注意相關的參數(shù)。例如如環(huán)境和結(jié)點溫度范圍、負載變化、瞬態(tài)信號的上升和下降時間以及帶寬等等。

（責任編輯：fqj）