作者：ADI 公司　　Smita Choudhury 和 Abhilasha Kawle

在CTSD精密ADC系列文章的第3部分，我們將重點(diǎn)闡述CTSD ADC的無(wú)混疊特性，它可在不增加任何外圍設(shè)計(jì)的情況下提高抗干擾能力。第1部分 展示了一種新的基于連續(xù)時(shí)間∑-? DAC（CTSD）架構(gòu)、易于使用的無(wú)混疊精密ADC，可提供簡(jiǎn)單、緊湊的信號(hào)鏈解決方案。 第2部分 向信號(hào)鏈設(shè)計(jì)人員介紹了CTSD技術(shù)。本文比較了現(xiàn)有精密ADC架構(gòu)的混疊抑制解決方案背后的設(shè)計(jì)復(fù)雜性。我們將闡述一個(gè)理論，以此說(shuō)明CTSD ADC架構(gòu)本身固有的混疊抑制性能。我們還展示如何簡(jiǎn)化信號(hào)鏈設(shè)計(jì)，并探討CTSD ADC的擴(kuò)展優(yōu)勢(shì)。最后，我們將介紹新的測(cè)量和性能參數(shù)，以量化混疊抑制。

在聲納陣列、加速度計(jì)、振動(dòng)分析等許多應(yīng)用中，將會(huì)監(jiān)測(cè)到目標(biāo)信號(hào)帶寬以外的信號(hào)，這些信號(hào)稱(chēng)為干擾源。對(duì)于信號(hào)鏈設(shè)計(jì)人員來(lái)說(shuō)，關(guān)鍵挑戰(zhàn)在于，ADC采樣會(huì)導(dǎo)致這些干擾源混疊進(jìn)入目標(biāo)信號(hào)帶寬（帶內(nèi)），造成性能下降。除此之外，在聲納等應(yīng)用中，帶內(nèi)混疊的干擾源可能會(huì)被誤解為輸入信號(hào)，導(dǎo)致對(duì)聲納周?chē)矬w的誤判。而混疊抑制解決方案正是造成傳統(tǒng)ADC信號(hào)鏈設(shè)計(jì)極其復(fù)雜的原因之一。CTSD ADC本身具有混疊抑制特性，這一獨(dú)特特性帶來(lái)了一種新的簡(jiǎn)化解決方案。在探討這種突破性解決方案之前，我們先了解一下混疊概念。

回顧奈奎斯特采樣準(zhǔn)則

為了理解混疊的概念，讓我們快速回顧一下奈奎斯特采樣準(zhǔn)則。我們可以在時(shí)域或頻域中分析信號(hào)。在時(shí)域中，對(duì)模擬信號(hào)的采樣可通過(guò)數(shù)學(xué)方式表示為信號(hào)乘法運(yùn)算，例如，x（t）表示脈沖序列δ（t），其時(shí)長(zhǎng)為T(mén)s。

圖1.采樣過(guò)程的時(shí)域表示

同樣，在頻域中，采樣輸出可以用傅里葉級(jí)數(shù)表示為：

通過(guò)公式1可以看出，如果將頻率軸展開(kāi)，將會(huì)在每一個(gè)采樣頻率fs的整數(shù)倍位置形成輸入信號(hào)的圖像。

圖2.以不同的采樣頻率采樣后的X（f）表示

公式1顯示，在頻率f = n × fs - fIN時(shí)，其中n = 0、±1、±2.。..。.，信號(hào)內(nèi)容X（f） 將在采樣后出現(xiàn)在fIN位置，與圖2中的欠采樣場(chǎng)景相似，該圖顯示了各種條件下的采樣現(xiàn)象。

總之，奈奎斯特準(zhǔn)則指出，任何大于采樣頻率一半的信號(hào)會(huì)被折疊或反射回低于fs/2的頻率，并且可能會(huì)落入目標(biāo)頻段內(nèi)。

假設(shè)ADC在頻率fs下采樣，而系統(tǒng)中有兩個(gè)帶外信號(hào)音/干擾源，分別是ADC輸入端的f1和f2，如圖3所示。根據(jù)奈奎斯特準(zhǔn)則，我們可以推斷，由于信號(hào)音f1的頻率小于fs/2，所以采樣后其頻率保持不變。當(dāng)信號(hào)音f2的頻率大于fs/2時(shí)，它會(huì)在目標(biāo)頻段fbw_in中產(chǎn)生混疊，并降低ADC在該區(qū)域的性能，如圖3a所示。

此理論也適用于fs/2以上的噪聲，它也可以折疊并出現(xiàn)在帶內(nèi)，會(huì)增加帶內(nèi)的本底噪聲并降低性能。

現(xiàn)有的混疊抑制解決方案

為了避免這種由帶外（OOB）信號(hào)音或噪聲折疊導(dǎo)致的性能下降，可以使用一種簡(jiǎn)單的解決方案，即通過(guò)ADC采樣之前，使用低通濾波器對(duì)超過(guò)fs/2的信號(hào)內(nèi)容實(shí)施衰減，該濾波器稱(chēng)為抗混疊濾波器（AAF）。圖3b顯示了一個(gè)簡(jiǎn)單AAF的傳遞函數(shù)，以及頻率f2處的衰減-混疊信號(hào)音在帶內(nèi)折疊之前的狀態(tài)。這種AAF的主要特性參數(shù)是濾波器的階數(shù)和–3 dB轉(zhuǎn)角頻率。它們由通帶平坦度、特定頻率（如采樣頻率）所需的絕對(duì)衰減，以及輸入帶寬（也稱(chēng)為過(guò)渡帶）以外所需的衰減斜率決定。一些常見(jiàn)的濾波器架構(gòu)包括巴特沃茲、切比雪夫、貝塞爾和Sallen-Key，可以使用無(wú)源RC和運(yùn)算放大器來(lái)實(shí)現(xiàn)。 濾波器設(shè)計(jì)工具 可用于幫助信號(hào)鏈設(shè)計(jì)人員根據(jù)給定的架構(gòu)和要求進(jìn)行AAF設(shè)計(jì)。

讓我們以一個(gè)應(yīng)用示例來(lái)了解抗混疊濾波器的要求。在潛艇系統(tǒng)中，聲納傳感器發(fā)射聲波并分析水下回聲，以估計(jì)周?chē)矬w的位置和距離。該傳感器的輸入帶寬為100 kHz，系統(tǒng)將在ADC輸入端檢測(cè)到的幅度》–85 dB的信號(hào)音作為有效的回聲源。所以，來(lái)自帶外的任何干擾都需要由ADC衰減至少–85 dB，以免被聲納系統(tǒng)檢測(cè)為輸入。在下一節(jié)中，我們將針對(duì)這些要求構(gòu)建并比較不同ADC架構(gòu)的混疊抑制解決方案。

在傳統(tǒng)ADC架構(gòu)中，如逐次逼近寄存器（SAR）和離散時(shí)間Σ-Δ （DTSD） ADC，采樣電路位于ADC的模擬輸入端，這表明需要在ADC輸入之前使用AAF，如圖3b所示。

SAR/奈奎斯特采樣ADC的AAF要求

SAR ADC的采樣頻率一般設(shè)置為模擬輸入頻率（fIN）的2倍或4倍。這種ADC的AAF需要在頻率fIN外有一個(gè)窄過(guò)渡帶，這意味著需要一個(gè)高階濾波器。從圖4可以看出，采樣頻率約1 MHz的SAR ADC需要使用五階巴特沃茲濾波器才能在大于100 kHz的頻率下實(shí)現(xiàn)–85 dB抑制。對(duì)于濾波器實(shí)現(xiàn)方案，隨著濾波器的階數(shù)增加，所需的無(wú)源和運(yùn)算放大器數(shù)量也會(huì)增加。這意味著，SAR ADC的AAF在信號(hào)鏈設(shè)計(jì)中需要大量的功耗和面積預(yù)算。

DTSD ADC的AAF要求

Σ-Δ ADC是過(guò)采樣ADC，其中采樣頻率遠(yuǎn)高于模擬輸入頻率。AAF設(shè)計(jì)中要考慮的混疊區(qū)域?yàn)閒s ± fIN。濾波器的過(guò)渡帶則要求從fIN至極高的fs。與SAR ADC AAF相比，這個(gè)過(guò)渡帶更寬，說(shuō)明所需的AAF階數(shù)也更低。從圖4可以看出，對(duì)于采樣頻率為6 MHz的DTSD ADC，如需在約fs – 100 kHz左右的頻率下獲得–85 dB混疊抑制，一般需要使用一個(gè)二階AAF。

在實(shí)際應(yīng)用中，頻帶內(nèi)的任何位置都可能存在干擾或噪聲，并不止限于采樣頻率fs附近。任何低于fs/2的頻率信號(hào)音（如圖3中頻率f1下的信號(hào)音）都不會(huì)出現(xiàn)在帶內(nèi)，從而不會(huì)降低ADC性能。雖然AAF可以對(duì)信號(hào)音f1進(jìn)行一定程度的衰減，但它仍會(huì)存在于ADC輸出中，屬于外部數(shù)字控制器必須處理的多余信息。這種信號(hào)音是否可以進(jìn)一步衰減，使其不再出現(xiàn)在ADC輸出中？一種解決方案是使用在頻率fIN外具有窄過(guò)渡帶的AAF，但這會(huì)增加濾波器設(shè)計(jì)的復(fù)雜性。另一種解決方案是：使用∑-?調(diào)制器環(huán)路中的片內(nèi)數(shù)字濾波器。

圖4.AAF的復(fù)雜性、ADC架構(gòu)和目標(biāo)頻段

圖5.前端具有AAF、后端具有數(shù)字濾波器的DTSD ADC的STF。

∑-?調(diào)制器環(huán)路的數(shù)字濾波器

在Σ-Δ ADC中，由于過(guò)采樣和噪聲整形，調(diào)制器輸出中包含大量冗余信息，因此需要外部數(shù)字控制器進(jìn)行大量處理。如果對(duì)調(diào)制器數(shù)據(jù)進(jìn)行平均、濾波，并以較低的輸出數(shù)據(jù)率（ODR）（通常為2 × fIN）提供，就可以避免這種冗余信息處理。利用抽取濾波器可以將采樣速率從fs轉(zhuǎn)換為所需的較低ODR。關(guān)于使用數(shù)字濾波器實(shí)現(xiàn)采樣速率轉(zhuǎn)換，我們將在以后的文章里說(shuō)明，這里的關(guān)鍵點(diǎn)是離散時(shí)間Σ-Δ調(diào)制器通常與片內(nèi)數(shù)字濾波器配合使用。前端具有模擬濾波器、后端具有數(shù)字濾波器的調(diào)制器的組合信號(hào)干擾傳遞函數(shù)（TF）如圖5所示。

綜上所述，DTSD ADC的AAF是基于混疊區(qū)域fs周?chē)男盘?hào)音所需的衰減而設(shè)計(jì)的。非混疊區(qū)域（例如f1）中的信號(hào)音則完全由片內(nèi)數(shù)字濾波器進(jìn)行衰減。

后端數(shù)字濾波器和前端模擬濾波器

SAR ADC要求AAF具有窄過(guò)渡帶，而Σ-Δ ADC則要求數(shù)字濾波器具有窄過(guò)渡帶。數(shù)字濾波器功耗低，易于集成到片內(nèi)。此外，對(duì)數(shù)字濾波器的階數(shù)、帶寬和過(guò)渡帶進(jìn)行編程要比模擬濾波器簡(jiǎn)單的多。

過(guò)采樣的優(yōu)點(diǎn)在于：它允許在后端組合使用寬過(guò)渡帶模擬濾波器和窄過(guò)渡帶數(shù)字濾波器，以提供功耗、尺寸和抗干擾性能都更優(yōu)越的解決方案。

使用DTSD ADC之后，雖然AAF要求有所放松，但增加了設(shè)計(jì)復(fù)雜性，以滿(mǎn)足每次采樣之后的建立時(shí)間要求，從而避免信號(hào)鏈性能下降。信號(hào)鏈設(shè)計(jì)人員面臨的挑戰(zhàn)是：對(duì)AAF進(jìn)行微調(diào)，在混疊抑制需求和輸出穩(wěn)定需求之間尋求平衡。

新型精密CTSD ADC無(wú)需進(jìn)行前端模擬濾波器設(shè)計(jì)，從而簡(jiǎn)化了信號(hào)鏈設(shè)計(jì)。

CTSD ADC的固有混疊抑制

本系列文章的 第二部分 介紹由閉環(huán)電阻反相放大器構(gòu)建的一階CTSD調(diào)制器，如圖6所示。CTSD調(diào)制器遵循與DTSD調(diào)制器等效產(chǎn)品相同的過(guò)采樣和噪聲整形概念，以達(dá)到預(yù)期性能，并且具有電阻輸入而不是開(kāi)關(guān)電容輸入。調(diào)制器構(gòu)建模塊包括一個(gè)連續(xù)時(shí)間積分器，后接一個(gè)量化器，用于對(duì)積分器輸出采樣和數(shù)字化處理，以及一個(gè)反饋DAC，用于閉合輸入環(huán)路。量化器輸入端的任何噪聲都是通過(guò)積分器的增益?zhèn)鬟f函數(shù)整形的噪聲。

圖6.（a） CTSD調(diào)制器環(huán)路的構(gòu)建模塊和（b）用于數(shù)學(xué)分析的簡(jiǎn)化框圖。

根據(jù) 第2部分的信息，可以使用以下數(shù)學(xué)模型繪制CTSD調(diào)制器環(huán)路的簡(jiǎn)化框圖：

·積分器傳遞函數(shù)一般稱(chēng)為H（f），也稱(chēng)為環(huán)路濾波器。對(duì)于一階積分器，H（f） = 1/2πRC。

·ADC的功能是采樣和量化。因此，用于分析的簡(jiǎn)化ADC模型使用一個(gè)采樣器后接一個(gè)加性量化噪聲源。

·DAC是一個(gè)在當(dāng)前時(shí)鐘周期內(nèi)用一個(gè)常數(shù)乘以輸入的模塊。所以，它是一個(gè)在采樣時(shí)鐘周期內(nèi)具有恒定脈沖響應(yīng)，在余下的時(shí)間里脈沖響應(yīng)為0的模塊。

這些簡(jiǎn)化模型的等效框圖如圖6b所示，可廣泛用于∑-?性能分析。從VIN至VOUT的傳遞函數(shù)稱(chēng)為信號(hào)TF （STF），從Qe到輸出的函數(shù)則稱(chēng)為噪聲TF （NTF）。

對(duì)于CTSD調(diào)制器環(huán)路固有的混疊抑制特性，一個(gè)合理的解釋是：采樣不是直接發(fā)生在調(diào)制器的輸入端，而是發(fā)生在環(huán)路濾波器H（f）之后，如圖6a所示。為了解整體情況，將使用不含采樣器的線性模型來(lái)理解該概念，并將分析范圍擴(kuò)大到涵蓋帶有采樣器的環(huán)路。

第1步：使用線性模型實(shí)施STF和NTF分析

為了簡(jiǎn)化分析將采樣器忽略之后，線性模式應(yīng)如圖7所示。此環(huán)路的STF和NTF可以表示為

根據(jù)公式3，STF可改寫(xiě)為

目標(biāo)頻率帶寬為低頻率，用數(shù)學(xué)方法可以表示為f→0，高頻率可以表示為f→∞。STF和NTF的幅度（單位：dB）為頻率的函數(shù)，如圖7所示。

圖7.（a）用于簡(jiǎn)化分析的線性模型，（b） STF（f） = H（f） × NTF（f）

圖8.（a） 一個(gè)CTSD調(diào)制器環(huán)路框圖，輸入 = 0 V，（b） 調(diào)制器環(huán)路的NTF

圖9.重新布局調(diào)制器環(huán)路，以顯示其固有的混疊抑制特性

NTF類(lèi)似于高通濾波器，STF類(lèi)似于低通濾波器，在目標(biāo)頻段內(nèi)具有平坦的0 dB幅度，在高頻率下的衰減與AAF TF相當(dāng)。從數(shù)學(xué)角度來(lái)看，信號(hào)通過(guò)具有高增益的低通濾波器配置H（f），然后由NTF環(huán)路處理。現(xiàn)在，在理解了NTF框圖之后，可以進(jìn)一步深化了解帶有采樣器的環(huán)路。

第2步：NTF的框圖

當(dāng)輸入VIN設(shè)置為0 V時(shí)，調(diào)制器環(huán)路框圖可以如圖8a所示重新排列，用于表示NTF。環(huán)路中包含采樣器時(shí)，NTF響應(yīng)與線性模型類(lèi)似，但在fs的倍數(shù)位置都會(huì)顯示復(fù)制圖像，如圖8b所示。

第3步：重新布局調(diào)制器環(huán)路，以直觀顯示前置濾波操作

如果將環(huán)路濾波器H（f）和調(diào)制器環(huán)路的采樣器移動(dòng)到輸入端，且反饋如圖9所示，那么輸入到輸出的傳遞函數(shù)不會(huì)發(fā)生改變。重新布局后的框圖右側(cè)表示NTF。

與第1步中的線性模型類(lèi)似，在采樣等效系統(tǒng)中，輸入信號(hào)經(jīng)過(guò)高增益H（f），然后通過(guò)NTF環(huán)路進(jìn)行采樣和處理。信號(hào)通過(guò)環(huán)路濾波器之后的橫向部分，會(huì)在進(jìn)行采樣之前，構(gòu)成低通濾波器配置。這種配置導(dǎo)致產(chǎn)生CTSD調(diào)制器的固有混疊抑制。因此，CTSD調(diào)制器環(huán)路的STF如圖9所示。

第4步：使用一個(gè)數(shù)字濾波器完成STF

為了減少多余的高頻信息，CTSD調(diào)制器與片內(nèi)數(shù)字抽取濾波器配合使用，組合混疊抑制TF如圖10所示。fs附近的混疊利用CTSD的固有混疊抑制特性進(jìn)行衰減，中間干擾源則由數(shù)字濾波器衰減。

圖4比較了SAR ADC、DTSD ADC和CTSD ADC在采樣頻率和輸入信號(hào)帶寬下實(shí)現(xiàn)–80 dB混疊抑制時(shí)所需的AAF階數(shù)。使用SAR ADC時(shí)，AFF的階數(shù)最高，所以復(fù)雜性也最高，CTSD ADC則不需要使用外部AAF，因?yàn)槠湓O(shè)計(jì)本身具有混疊抑制性能。

利用CTSD架構(gòu)實(shí)現(xiàn)信號(hào)鏈的優(yōu)勢(shì)

在聲納波束成型和振動(dòng)分析等某些多通道應(yīng)用中，通道間的相位信息非常重要。例如，通道間的相位需要精確匹配，在20 kHz時(shí)達(dá)到0.05°的精度。

對(duì)于傳統(tǒng)的ADC信號(hào)鏈，AAF設(shè)計(jì)中采用無(wú)源RC和運(yùn)算放大器。濾波器會(huì)導(dǎo)致帶內(nèi)出現(xiàn)一定的幅度和相位下降，下降比例為轉(zhuǎn)角頻率的函數(shù)。為了實(shí)現(xiàn)良好的通道間相位匹配，所有通道需要具有相同的下降幅度，這表明需要對(duì)每個(gè)通道的濾波器轉(zhuǎn)角頻率進(jìn)行精細(xì)控制和匹配。設(shè)計(jì)用于在16 MHz（采樣頻率）以及160 kHz f3dB（輸入帶寬）下實(shí)現(xiàn)–80 dB抑制的二階巴特沃茲濾波器，在20 kHz時(shí)可能存在±0.15°的相位失配，且誤差公差可能低至RC絕對(duì)值的1%。可用的較小誤差容限RC無(wú)源器件有限，且會(huì)增加物料成本（BOM）。

由于CTSD ADC信號(hào)鏈中無(wú)需使用AAF，因此在目標(biāo)頻段內(nèi)自然可以實(shí)現(xiàn)通道間幅度和相位匹配。相位失配受到模擬調(diào)制器環(huán)路設(shè)計(jì)的片內(nèi)失配限制，在20 kHz時(shí)可低至±0.02°。

圖10.帶有后端數(shù)字濾波器的CTSD調(diào)制器環(huán)路

測(cè)量和量化固有混疊抑制

AD4134是一款基于CTSD ADC架構(gòu)的精密ADC，其數(shù)據(jù)手冊(cè)中介紹了用于測(cè)量混疊抑制的新功能檢查。對(duì)ADC的模擬輸入信號(hào)頻率進(jìn)行掃描，并通過(guò)測(cè)量測(cè)試頻率信號(hào)音相對(duì)于所用信號(hào)音的折疊幅度（如果有）來(lái)計(jì)算每個(gè)帶外輸入信號(hào)的影響。

圖11顯示性能帶寬為160 kHz、采樣頻率為24 MHz時(shí)，AD4134對(duì)帶外頻率的混疊抑制性能。對(duì)于23.84 MHz （fs – 160 kHz）頻率，混疊抑制為–85 dB，這是ADC的混疊抑制技術(shù)規(guī)格。從圖中還可以看出，對(duì)于其他中間頻率，混疊抑制高于–100 dB。有關(guān)固有混疊抑制的更多詳情，以及可進(jìn)一步提高這種抑制性能的選項(xiàng)，請(qǐng)參見(jiàn)AD4134數(shù)據(jù)手冊(cè)。

圖11.混疊抑制與帶外頻率

我們?cè)诒疚闹兴U述的CTSD ADC概念有助于信號(hào)鏈設(shè)計(jì)人員了解此架構(gòu)的電阻輸入、電阻基準(zhǔn)和固有混疊抑制特性。一個(gè)易于驅(qū)動(dòng)的輸入和基準(zhǔn)電壓源，以及CTSD ADC信號(hào)鏈中無(wú)需AAF設(shè)計(jì)，這些共同造就了適合各種應(yīng)用的新型簡(jiǎn)化ADC前端設(shè)計(jì)。請(qǐng)閱讀本系列文章的下一部分，了解有關(guān)這些簡(jiǎn)化的精密信號(hào)鏈設(shè)計(jì)的更多信息！

參考電路

抗混疊濾波器設(shè)計(jì)工具

濾波器設(shè)計(jì)教程

Kawle， Abhilasha and Wasim Shaikh。 “CTSD精密ADC — 第1部分：如何改進(jìn)精密ADC信號(hào)鏈設(shè)計(jì)時(shí)間。” 模擬對(duì)話，第55卷第1期，2021年2月。

Kawle， Abhilasha。 “CTSD精密ADC — 第2部分：為信號(hào)鏈設(shè)計(jì)人員介紹CTSD架構(gòu)。” 模擬對(duì)話，第55卷第1期，2021年3月。

Kester， Walt。“MT-002：奈奎斯特準(zhǔn)則對(duì)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)有何意義。”ADI公司，2009年。

致謝

作者在此向芯片評(píng)估工程師Sanjay Kuna和高級(jí)測(cè)試開(kāi)發(fā)工程師Richard Escoto致以誠(chéng)摯謝意，感謝他們?yōu)闇y(cè)試和驗(yàn)證固有混疊抑制所付出的努力。

作者

Smita Choudhury

Smita Choudhury是ADI公司線性和精密技術(shù)部設(shè)計(jì)評(píng)估經(jīng)理，工作地點(diǎn)位于印度班加羅爾。她擁有VLSI設(shè)計(jì)和嵌入式系統(tǒng)碩士學(xué)位，自2012年以來(lái)一直在ADI工作。

Abhilasha Kawle

Abhilasha Kawle是ADI公司線性和精密技術(shù)部模擬設(shè)計(jì)經(jīng)理，工作地點(diǎn)位于印度班加羅爾。她于2007年畢業(yè)于班加羅爾印度科學(xué)理工學(xué)院，獲電子設(shè)計(jì)和技術(shù)碩士學(xué)位。