信號發生器產生定義的電信號，其特征隨時間推移。如果這些信號表現出簡單的周期性波形，例如正弦波、方波或三角波，則發生器稱為函數發生器。它們通常用于檢查電路或組件的功能。定義的信號被施加到輸入端，并在輸出端連接到相應的測量設備（例如示波器）。然后，用戶可以對其進行評估。過去，挑戰通常包括設計輸出級。本文介紹如何設計具有電壓增益放大器（VGA）和電流反饋放大器（CFA）的小型廉價輸出級。

典型信號發生器提供25 mV至5 V范圍內的輸出電壓。為了驅動50 Ω或更高的負載，輸出側通常使用功能強大的分立元件、多個并聯元件或昂貴的ASIC。在內部，通常有繼電器允許設備在不同的放大或衰減電平之間切換，從而調整輸出電平。通過對繼電器進行各種增益所需的切換，在一定程度上產生了不連續的操作。簡化框圖如圖1所示。

圖1.經典信號發生器輸出級的簡化框圖。

使用較新的放大器IC，也可以直接驅動負載，而無需任何內部繼電器。從而簡化了發電機輸出的設計，降低了復雜性和成本。這種輸出的兩個主要組件是構建一個強大的輸出級，該級提供高速、高電壓、高電流和具有連續線性微調功能的可變放大器。

圖2.帶VGA的信號發生器輸出級的簡化框圖。

首先，原始輸入信號必須通過VGA放大或衰減。VGA的輸出信號可以設置為與其輸入信號無關的所需幅度。對于輸出幅度，V外，增益為2時為10 V，例如，VGA的輸出幅度必須調節至0.2 V。 不幸的是，許多VGA由于其有限的增益范圍而成為瓶頸。增益范圍大于45 dB的情況非常罕見。

ADI公司利用低功耗VGA AD8338實現0 dB至80 dB的可編程增益范圍。因此，在理想條件下，可以為信號發生器連續編程0.5 mV至5 V之間的輸出幅度，而無需額外的繼電器或交換網絡。通過省略這些機械部件，可以避免不連續性。由于數模轉換器（DAC）和直接數字頻率合成（DDS）元件通常具有差分輸出，因此AD8338提供全差分接口。此外，通過靈活的輸入級，輸入電流中的任何不對稱性都可以通過內部反饋環路進行補償。同時，內部節點保持在1.5 V。在正常情況下，最大1.5 V輸入信號在3 Ω輸入電阻下產生500 mA電流。對于較高的輸入幅度（例如15 V），輸入引腳上需要直接具有更高的電阻。該電阻的大小應產生相同的3 mA電流。

許多商用信號發生器在 250 Ω（正弦波）負載下提供 24 mW （50 dBm） 的最大有效輸出功率。然而，這對于具有更高輸出功率的應用來說通常是不夠的，例如，測試HF放大器或產生超聲波脈沖。因此，還使用電流反饋放大器。ADA4870在±1 V電源電壓下，輸出側支持17 A、幅度為20 V的驅動電流，正弦波可在高達23 MHz的滿載下產生，這使其成為通用任意波形發生器的理想前端驅動器。為了優化輸出信號擺幅，ADA4870的增益配置為10，因此所需的輸入幅度為1.6 V。但是，由于ADA4870具有以地為參考的輸入，而上游AD8338具有差分輸出，因此應在兩款器件之間連接一個用于差分至地參考轉換的差分接收器放大器。AD8130提供270 MHz的增益帶寬積（GBWP）和1090 V/μs的壓擺率，非常適合本應用。AD8338的輸出限制為±1 V，因此AD8130的中間增益應設計為1.6 V/V。整體電路配置如圖3所示。它在 20.22 V （4 dBm） 的幅度和 39 Ω 的負載下提供 50 MHz 的帶寬。

圖3.分立設計的信號發生器輸出級的簡化電路。

通過組合高功率VGA（AD8338）、強大的CFA（ADA4870）和差分接收器放大器（AD8130），可以相對容易地構建緊湊的高功率信號發生器輸出級。它通過更高的系統可靠性、更長的使用壽命和更低的成本超越了傳統的輸出級。

審核編輯：郭婷