SiC功率MOSFET內部晶胞單元的結構，主要有二種：平面結構和溝槽結構。平面SiC MOSFET的結構，如圖1所示。這種結構的特點是工藝簡單，單元的一致性較好，雪崩能量比較高。但是，這種結構的中間，N區夾在兩個P區域之間，當電流被限制在靠近P體區域的狹窄的N區中流過時，將產生JFET效應，從而增加通態電阻；同時，這種結構的寄生電容也較大。

圖1：平面SiC MOSFET的結構

溝槽SiC MOSFET的結構，如圖2所示。這種結構將柵極埋入基體中，形成垂直的溝道，由于要開溝槽，工藝變得復雜，單元的一致性、雪崩能量比平面結構差。但是，由于這種結構可以增加單元密度，沒有JFET效應，溝道晶面實現最佳的溝道遷移率，導通電阻比平面結構要明顯的降低；同時，寄生電容更小，開關速度快，開關損耗非常低，因此，新一代的結構都研究和采用這種結構。

圖2：溝槽SiC MOSFET的結構

溝槽結構SiC MOSFET最主要的問題在于，由于器件工作在高壓狀態，內部的工作電場強度高，尤其是溝槽底部，工作電場強度非常更高，很容易在局部超過最大的臨界電場強度，從而產生局部的擊穿，影響器件工作的可靠性，如圖3所示。

圖3：溝槽SiC MOSFET結構內部工作電場

因此，新一代的SiC MOSFET溝槽結構，技術演進的方向都是如何減小溝槽底部的工作電場強度，比如Rohm的雙溝槽結構、Infineon的非對稱溝槽結構，等等，如圖4、圖5所示。

圖4：Rohm雙溝槽結構

圖5：Infineon非對稱溝槽結構

這些結構的核心就是或在 溝槽底部增加緩沖層 ， 或把P區下移讓P和溝槽底部的N區形成耗盡層 ，如圖6、圖7所示，從而把 溝槽底部氧化層的電場，部分轉移到P區耗盡層，減小溝槽底部的電場 。

(a) P和N接觸面形成耗盡層

(b) 溝槽下部電場線

(c) 雙溝槽下部電場線

圖6：減小溝槽底部工作電場示意圖

圖7：Infineon非對稱溝槽結構內部電場分布(圖片來源網絡)

平面結構SiC MOSFET的基本工藝和各項成本占比，如圖8、圖9所示。可以看到，目前SiC晶體的襯底依然占非常大的比例，達到38%，如果加上SiC晶體的襯底的減薄和拋光工藝，比例高達50%以上。

其主要原因在于SiC生長的速慢，溫度高，工藝復雜度，容易產生各種晶格缺陷。Si生長速度為100 mm/小時，最大直徑450 mm， 最大厚度2 m；SiC生長的速度為100-300 um/小時，2100 °C，最大直徑150mm，最大厚度50 mm。

外延工藝的成本占比為17%左右，封裝成本的占比為11%左右；產品的良率導致的成本占比為21%。如何控制SiC MOSFET生產過程中產生的缺陷，提高生產過程中的良率，依然是各廠家需要面對的重要的問題，其不僅關系到產品的成本，更關系到產品在客戶應用的可靠性。

圖8：平面結構SiC MOSFET基本工藝

圖9：平面結構SiC MOSFET工藝成本占比