?

1.?溝槽雙擴散型場效應晶體管

垂直導電平面結構功率MOSFET管水平溝道直接形成JFET效應，如果把水平的溝道變為垂直溝道，從側面控制溝道，就可以消除JFET效應。

(a) 水平溝道

(b) 垂直溝道

(c) 柵極溝槽

(d) 溝槽結構

圖1. 溝槽結構功率MOSFE管

為了形成這種垂直溝道結構，必須在N-外延層中開溝槽，溝槽表面制作氧化層后，在溝槽內部填充多晶硅形成柵極；在溝槽氧化層外側，通過二次擴散摻雜，形成P-體區，并在P-體區內部形成N+源極區。這種結構制作過程中，需要開溝槽（Trench），稱為溝槽結構功率MOSFET管、Trench結構功率MOSFET管。

(a) 溝槽結構立體圖

(b) 溝槽結構單個晶胞

(c) 溝槽結構多個晶胞并聯

圖2? 溝槽結構功率MOSFET管立體和截面圖

這種結構將柵極埋入基體中，形成垂直溝道，實際上就是使用內部深度來換取芯片表面面積，電流通路從下部襯底漏極，垂直流過N-外延區、溝道和N+源極區，溝道和電流方向平行，沒有橫向JFET寄生結構，因此，沒有JFET效應和JFET電阻，導通電阻非常小；柵極水平方向截面積可以使用很小尺寸，柵極寬度遠小于平面結構，寄生柵極漏極電容Cgd，即反向傳輸電容（米勒電容）Crss，大幅減小，開關損耗大幅降低；柵極寬度小，柵極所占用面積減小，晶胞單元尺寸（Cell Pitch）可以做得更小，芯片流過電流面積增大，芯片面積得到更為充分利用。同樣芯片面積，單元尺寸更小，就可以制作更多單元，提高晶胞和溝道單位密度，進一步降低導通電阻。

如果單純提高單元密度，輸入電容Ciss和反向轉移電容Crss也會增大，在高頻工作條件下會削減低導通電阻獲得的優勢。這些電容可以通過調整溝槽內側柵極氧化層厚度，特別是溝槽底部柵極氧化層厚度，來優化和降低這些寄生電容，這也導致生產工藝變得復雜。

早期采用V型溝槽，由于溝槽底部尖角容易形成局部電場集中而產生高電場，影響器件可靠性，現在常用溝槽為U型溝槽。溝槽結構P-體區和N-漂移層形成PN結，稱為J1，這個PN結電場強度大，耗盡層區域在P-體區會延展擴大，因此，溝道寬度和P-體區厚度必須相應增大，來保證要求擊穿電壓，這樣會增大溝道電阻。PN結J1高電場在溝槽柵極氧化層中也會產生高電場，特別是溝槽底部拐角處，高電場產生空穴和電子對，影響器件的可靠性。溝槽底部表面圓滑度可以緩解這個問題，但是，氧化層電場強度還是非常大。

溝槽結構導通電阻小，開關速度快，滿足現代電力電子技術高頻高效、高功率密度的要求。這種結構內部需要開挖溝槽，工藝復雜，溝槽側壁平直度、溝槽底部表面圓滑度，都影響器件性能，所以，各個單元一致性、跨導特性和雪崩能量比平面結構差，對工藝控制的要求比平面高。溝槽結構主要適用于低壓和中壓功率MOSFET，如30V功率MOSFET管用于高頻非隔離BUCK變換器，80V、100V器件用于通訊系統模塊隔離電源，100V、150V器件用于通訊系統熱插拔電路。

三種結構功率MOSFET管導通電阻和Qgd關系如圖所示。

圖3? 三種結構的導通電阻和Qgd關系

溝槽結構功率MOSFET管漏極和源極電壓，依然由低摻雜N-外延層所承擔，電壓越高，外延層厚度越大，外延層電阻和器件耐壓的2.5次方成正比，外延層電阻是影響總導通電阻主要因素之一。

圖3? 溝槽結構MOSFET管各部分導通電阻

2.?屏蔽柵（隔離柵）SGT結構

為了提高電源系統效率，降低導通損耗，使用低導通電阻溝槽結構功率MOSFET管，內部芯片面積就會增加；芯片面積增加，柵極和漏極面積都會增大，寄生電容Crss、輸入電容Ciss和輸出電容Coss都會增大，在高頻工作時候，功率MOSFET管開關損耗、驅動損耗都會急劇增加。功率MOSFET管導通電阻RDS(on)和寄生電容是相互矛盾參數，為了減小導通電阻，就必須增加硅片面積；硅片面積增加，寄生電容就會增加，因此對于一定面積硅片，只有采用新工藝技術，才能減小寄生電容。

功率MOSFET管開關損耗主要與Crss、即漏極和柵極電荷Qgd相關，如果減小漏極和柵極相對區域產生的電荷，就可以減小電容Crss值。最為直接方法就是：在溝槽結構MOSFET管柵極溝槽最下面，也就是溝槽底部，引入一個低電位結構，這樣，溝槽底部柵極氧化層外面N-外延層中，在反偏狀態下，這種結構會輔助由P-Body和N-Epi構成PN結J1進行橫向耗盡，形成電場強度更均勻分布耗盡層，從而實現更高擊穿電壓。這種結構柵漏電容Cgd大部分被轉化為柵源電容Cgs，相當于降低漏極和柵極相對區域產生的電荷，從而極大減小寄生電容Crss值，提高功率MOSFET管開關速度。

將溝槽中填充多晶硅，分為上、下二部分，二部分之間用氧化層彼此隔離。下面部分連接到源極，上面部分連接到柵極，就可以實現上面結構和功能。這種結構在普通溝槽結構柵極與漏極之間加了一個屏蔽層，稱為屏蔽柵技術Shielding Gate Technology，這種結構普通溝槽結構柵極分開為上、下二部分，也稱為隔離柵技術Split Gate Technology。這種技術二種名稱英文縮寫相同，因此，統一稱為SGT技術。

(a) SGT單個晶胞結構??(b) SGT截面

圖4? ?SGT結構功率MOSFET管

工藝設計時屏蔽柵可以使用上下結構，也可以使用左右結構。使用上下結構屏蔽柵單元尺寸（溝槽寬度）可以做的更小，主要用于低壓功率MOSFET管；左右結構需要較寬溝槽，制作溝槽深度更深，電荷平衡效果更強，能夠在更深區域提高電場，主要用于中壓功率MOSFET管。

SGT結構功率MOSFET管極大降低漏極柵極米勒電容Crss（Cgd），減少開關過程中米勒平臺持續時間，降低開關損耗，器件可以工作在更高頻率。這種結構在溝槽底部柵極氧化層外面N-外延層中形成耗盡層，把附近N-外延層電場抬高，將普通溝槽結構N-外延層中三角形電場，變為梯形電場，從而大幅提高器件耐壓。

N-外延層為低摻雜，P-體區為高摻雜，功率MOSFET管漏極和源極加上電壓，產生耗盡層時，耗盡層在P區擴散距離非常小，在外延層N-區擴散距離大，因此，可以認為耗盡層基本在外延層N-區擴散，器件耐壓主要由外延層N-區承受。PN結結合面處，電場強度最大，電場強度沿著外延層N-向著襯底方向逐漸降低，器件耐壓就是電場強度對耗盡層長度積分，也就是耗盡層長度和對應電場強度的曲線所包圍面積。

(a) SGT上下結構

(b) SGT左右結構

圖5??上下結構和左右結構的SGT

(a) 溝槽結構電場

(b) SGT結構電場

圖6??溝槽結構和SGT結構內部電場分布

(a) 擊穿Trench碰撞電離率??(b) 擊穿SGT碰撞電離率

圖7??擊穿碰撞電離率對比

外延層厚度相同時，SGT結構功率MOSFET管內部為梯形電場，電場強度更高，耐壓更高。對于相同耐壓，SGT結構功率MOSFET管可以使用更薄外延層，外延層越薄，RDS(on)越低；更薄芯片更有利于內部溝道和外延層電阻產生熱量傳導出來，降低芯片熱阻。目前，中、低壓功率MOSFET管中，SGT技術取代溝槽結構，應用中占主導地位，實現開關電源和電力電子系統進一步向高頻、高效率和高功率密度的技術方向發展和提高。

審核編輯：劉清