在電子儀器行業中，寬帶隙半導體已被證明比傳統的硅基半導體更有利可圖和有效。寬帶隙碳化硅（SiC）半導體是市場上最先進的半導體之一。這些半導體在各種條件下都具有令人印象深刻的性能，包括高溫、頻率、電壓和各種其他條件。

碳化硅（SiC）由于其成熟的制造工藝而具有無與倫比的電氣性能，使其適用于下一代設備制造。由于其快速的開關速度和低導通電阻，SiC-JFET吸引了市場的注意力，使其成為電子行業不斷增長的商業市場中的高需求材料。來自突尼斯莫納斯提爾大學和法國里昂大學的研究小組創建了一個JFET的多維結構，以提高性能并通過對論文“具有橫向通道的VJFET的多物理場模型”中已經提出的模型[2]進行測試來驗證它。

JFET的設計和 特點

JFET是一種單極器件，具有兩個通道，即橫向通道和垂直通道，它們串聯連接。SiC JFET的管芯尺寸為2.4×2.4mm2，導通電阻為300m，閾值柵極電壓為-20V，飽和電流為20A。它由SiCED/INFINION（TO220封裝）制造，具有-20V的閾值柵極電壓和20A的飽和電流。

在JFET的靜態和動態電路模型中可以看到三種物理電容：柵極和源極（CjGS），柵極和M點（CjGM）以及漏極和拉極（CjDS），漏極和M點之間有一個額外的電容器（CjMD）。靜態和動態電路模型受到阻塞條件的影響，這意味著通道中不會有靜態電流流動，以便繪制C-V（電容-電壓）特性。在指定條件下，模型的工作頻率設置為300 kHz，導致電容器的阻抗大于模型電路中的所有電阻。由于電阻相等，電容只會影響圖3所示合成電路模型中的特性。CGS、CDS 和 CGD 是 JFET 每個端子之間的總電容。[注意：由于柵極和漏極之間串聯的兩個電容器，因此使用兩點之間的合計（總）電容公式計算。

CGS= CJGS

CDS = CjDS

1/CGD = 1/CjGM + 1/CjMD

數值模擬

研究人員決定使用ISE TCAT軟件進行2D數值模擬，其中包含SiC-JFET的預定義參數，這些參數可在研究論文中找到。使用-20 V負柵極偏置來確保JFET在仿真開始前處于關斷狀態。當橫向通道完全阻塞時，可以使用疊加在直流偏置電壓上的小交流信號分析來提取數值模擬中的電容。CDS（VDS）、CGD（VGD）、CGS（VDS）和CGS（VGS）作為測量特性，與二維數值模擬和分析模型獲得的特性之間的比較如下圖所示。

通過數值仿真，分析了電容CGD、CGS和CDS的結果和測量值，電容值與相關的空間電荷（SCR）寬度相關。以下標準將應用于SCR邊界的計算。

由上式可知，Г（x）為凈摻雜濃度，p（x，t）為凈空穴濃度，n（x，t）為電子濃度，其中x和t分別是空間和時間變量。 仿真圖中分別顯示了平面結柵極-源極 CGS 和 C DS 電容與 VDS 的測量、數值仿真和分析模型。根據C DS模型的方程，已經觀察到C GS（在~400pF電容周圍顯示為圓圈和頂部箭頭）隨VDS而微弱增加，但CGS取決于VGS，類似于柵源平面電容。研究人員注意到，在這種情況下，實驗和仿真結果是一致的，但在CDS和CGS電容的第三種情況下則不然，其中CGD電容與平面結電容不匹配。為了解決這種差異，基于TCAD數值分析，該團隊提出了CGD電容的分析模型。

使用解析模型可以得出結論，CGD測量的電容與計算的電容之間存在相關性。

碳化硅JFET動態模型驗證

所提出的方法的驗證對于任何實驗都非常重要。為此，該團隊進行了測試，以評估動態性能在切換情況下的有效性。負載電阻R、負載電感L和柵極電阻RG都是電感開關仿真電路的一部分。

通過比較感阻開關關斷的仿真（藍色波形）和實驗結果（綠色波形），我們可以看到兩者非常一致。對于感阻開關關斷，我們看到兩個結果彼此吻合良好。兩個波形重合的點是理想點。但是，在實際場景中，錯誤會有一些差異。目的是減少誤差以獲得優化的結果。

結論與分析

該研究文章旨在改進和驗證JFET的多維結構。在阻塞條件下（靜態電流= 0A），從JFET的靜態和動態電路模型開始，導致JFET的每個端子之間的電容器串聯和并聯。C-V特性的數值模擬顯示了不同的結果，少數結果與其他結果不遵循相同的模式。在這篇[1]研究文章中，該團隊為垂直SiC JFET開發了一個動態模型，該模型具有考慮端子電容中的多功能效應的橫向通道。隨后，在VHDL-AMS軟件中對動態模型進行了驗證，并在電感-電阻開關條件和電容-電壓測量下通過實驗結果驗證了仿真結果。