隨著5G毫米波預期即將進入商用，行業內關鍵公司的研發正在順利推進，已經完成定制組件指標劃定、設計和驗證。實現未來毫米波5G系統所需的基本組件是射頻前端模塊（FEM）。該模塊包括發射機的最終放大級以及接收機中最前端的放大級以及發射/接收開關（Tx/Rx）以支持時分雙工（TDD）。FEM必須在發射模式下具備高線性度，并在接收模式下具備低噪聲系數。由于毫米波5G系統可能需要用戶終端采用多個FEM構成相控陣架構或開關天線波束架構。因此FEM必須采用高效、緊湊和低成本的方式實現，且最好能簡單控制和監測。

本文介紹了符合以上所有要求的28GHz 5G通信頻段（27.5至28.35GHz）射頻前端模塊MMIC（單片微波集成電路）的設計、實現和驗證。該射頻前端由Plextek RFI公司開發，采用WINSemiconductors（穩懋半導體）的PE-15 4V電壓、0.15μm、增強型GaAs PHEMT工藝實現。它采用緊湊型低成本且兼容SMT（表貼）安裝的5mm x 5mm二次注塑兼容QFN封裝，適用于大批量、低成本的制造。它涵蓋27至29GHz，因此支持完整的28GHz 5G頻段。

1.設計目標

FEM發射通道的設計著重于功率回退下實現高效率，以提供線性放大，這是5G通信系統提出的要求。功率回退下的目標功率附加效率（PAE）定為6%，三階交調（IMD3）低于-35dBc（功率回退值：從1dB壓縮點開始大約退回7dB）。對應1dB壓縮點（P1dB）的RF輸出功率定為20dBm。而接收通道需要在非常低的電流消耗下（最大15mA，+4V電源），實現低于4dB的噪聲系數（包括開關損耗）。

射頻前端MMIC的功能框圖如圖1所示。發送信號路徑從圖的上半部分中的左側延伸到右側；輸入端口位于標有“PA_RFin”的引腳上。輸入信號由三級功放（PA）放大，然后通過RF功率檢測器和單刀雙擲（SPDT）開關連接至天線。片上定向功率檢測器可監測發射出的射頻輸出功率，并且片上集成了溫度補償功能。帶補償的功率檢測器輸出由電壓“Vref”和電壓“Vdet”之間的差值決定。芯片內集成了由（低電平有效）邏輯信號“PA_ON”控制的快速開關賦能電路（圖1中的PA賦能電路）。可在發射和接收模式之間切換時，快速給PA上電和斷電，從而在PA不用時達到僅使用0.1mA的電流，最大限度地提高整個系統的效率。

圖1：28GHz 5G通信射頻前端模塊芯片的功能框圖

PA通常會工作在從壓縮點回退幾dB的條件下，以保持其發射的調制信號不嚴重失真。設計方法是優化功率放大器工作在P1dB點回退7dB左右的性能。為了在該工作條件下達到較優的PAE，PA將偏置在深AB類。

2.設計折中策略

該設計起始于對候選單元晶體管進行器件級仿真。這項仿真工作可以獲得如器件尺寸、偏置點、目標阻抗、PA級數和驅動器比率等關鍵信息，為后續精細的功率放大器設計奠定了堅實的基礎。

這項工作的一個重要部分在于確定如何最大限度地提高功率回退下的PAE。一般來說，可通過降低器件靜態偏置電流密度來實現。但是該方法中電流密度可往下調的范圍受限于增益和線性度約束，因為這兩者都隨著電流密度的降低而惡化。功率回退條件下的PAE和增益與線性度之間有明確的折中關系。

設計中主要關心的線性度指標是在功率回退條件下，IMD3必須小于-35dBc。如圖2所示，在偏置電流降低的情況下，IMD3性能對基頻負載條件特別敏感。圖2a顯示了偏置為深AB類的8×50μm器件在4V、75mA/mm時的負載牽引仿真結果，并標出了P1dB下的PAE最佳點對應的負載。該圖還給出了仿真所得該最佳負載和功率回退條件下IMD3的性能，表明離-35dBc的指標還有大約4dB的裕度。仿真的PAE在該功率回退條件下約為15%，且該效率只計入器件的作用，不包括任何輸出損耗。圖2b顯示了相同器件和偏置工作條件下，P1dB功率最佳點對應的負載以及IMD3等信息。發現在相同的相對功率回退情況下，其IMD3的性能明顯更差，超出指標5dB以上，而此時PAE和前一種條件相似，約為15.7%。

圖2：P1dB條件下最佳PAE對應的阻抗點以及對應的功率回退條件下的IMD3（a）；P1dB條件下最佳功率對應的阻抗點以及對應的功率回退條件下的IMD3（b）。

進一步評估了史密斯圓圖上的其他阻抗點下，功放的P1dB和功率回退兩種條件下的性能。圖2a中的負載條件明顯具有最好的綜合性能，因此被選定用于輸出級設計。最終選擇了52mA/mm的偏置電流，并選擇了8x50μm器件作為輸出級的基本單元，以滿足功率指標要求。并根據總的傳輸增益指標確定了需要三級放大。

通過依次為驅動放大級和預驅動放大級選擇最佳晶體管尺寸來設計完整的三級功率放大器。這同樣需要仔細考慮設計折中，因為較大的晶體管尺寸可改善整體線性度但會降低PAE。當所有晶體管的尺寸和偏置確定后，就可以繼續進行匹配和偏置電路的詳細設計。版圖設計從整個設計過程的早期階段就需要開始考慮，以避免不引入過大的寄生效應以及確保設計的可實現性。功放的第一和第二級使用共同的柵極偏置引線（加在引腳PA_Vg12上），而第三級設置單獨的偏置引線（PA_Vg3）。這樣就可以單獨優化兩個電壓，以對PA的線性度或PAE進行提升。漏極供電可以類似地通過兩個獨立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個引腳在PCB板上是相連的。

SPDT開關采用串并結構，該設計中的串聯和并聯分支中集成了多個晶體管以提高線性度1。晶體管截止時的電容限制了關斷狀態下器件在高頻率處的固有隔離度，在28GHz時開關晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會增加導通狀態下的插入損耗并降低其線性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補償來改善關斷狀態隔離度。經過細致設計確保導通狀態下具有較低插入損耗，以實現發射通道的高輸出功率和接收通道的低噪聲系數。開關由一個比特位控制電壓“Vctrl1”控制，該位設置為4V時表示發射模式、0V時表示接收模式。“單刀雙擲控制電路”（SPDT控制電路）可實現單比特控制，該電路本質上是一對二線譯碼器。控制電路和SPDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。

接收通道的輸入位于通過SPDT連接到兩級LNA輸入的“天線”引腳處。接收通道的輸出位于標記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開關賦能電路，使得LNA在不工作時僅消耗低至0.1mA的電流。低噪聲放大器設計過程的關鍵是找到一種消耗電流低、又具有良好噪聲系數和足夠線性度的設計。

重要的第一步是選擇合適的晶體管尺寸。可使用多個短叉指來減小晶體管的柵極電阻并改善噪聲系數。低噪放的兩級都采用了串聯感性反饋，以使最佳噪聲系數所需的阻抗更接近于共軛匹配和最佳增益所需的阻抗。

低噪聲放大器的第一級以噪聲系數為設計優化目標，但仍需產生足夠的增益才能充分降低第二級噪聲系數的影響。低噪放第二級的噪聲系數并不重要，因此這級設計成比第一級有更高的增益。設計得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上。“LNA_Vsense”引腳則提供對偏置電流的監測。監測到的偏置電流信息可以用于控制柵極電壓以補償例如溫度等環境條件的變化。在正確偏置下，此監測引腳的電壓為3.9V。使用增強型晶體管的工藝意味著只需要正電源電壓，從而使MMIC非常便于系統集成。

仔細的電磁仿真對確保各個模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設計套件（PDK）中的模型進行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。

3.評估和測試

圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm × 1.99mm。其焊盤/引腳位置與框圖中所示的位置相似，并且它還多集成了多個接地盤，以使其完全可以進行在片射頻測試（RFOW）。它被設計為采用低成本注塑成型5mm × 5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設計從芯片到PCB的射頻過渡界面。設計了定制的引線框架用于實現該過渡，并且封裝體上的射頻端口都被設計為接地-信號-接地（GSG）界面。

圖3：28GHz 5G通信射頻前端模塊MMIC的芯片照片

完成加工制造之后，對多塊芯片進行了在片射頻測試，以便在封裝之前確認芯片達成了一次流片即成功的設計目標。這里沒有給出在片射頻測試結果，給出的所有結果都是芯片完整封裝后安裝在典型PCB評估板上后測量得到的。