精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>PCB設(shè)計(jì)>Allegro>Allegro Fill鋪銅教程

Allegro Fill鋪銅教程

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

***和線的間距多少合適?為什么?

DXP和線的間距多少合適?為什么?請(qǐng)教前輩
2016-02-21 22:25:16

allegro 時(shí)怎樣設(shè)置刪除outline以外的呢?

allegro時(shí)怎樣設(shè)置刪除outline以外的呢?這跟designer不一樣呀pcb設(shè)置的邊界比較復(fù)雜,一次性全部大范圍,結(jié)果outline外面的不能刪除,求幫助
2013-08-23 11:16:43

allegro做pcb板先布線后出現(xiàn)相同網(wǎng)絡(luò)走線與銅皮的重疊

`allegro做pcb板 先布線后 出現(xiàn)相同網(wǎng)絡(luò)走線與銅皮的重疊 未合并 求解???`
2013-07-12 21:24:13

allegro的電源層平面分割

anti etch??allegro和AD不一樣,AD是先,再分割;而allegro是先分割,再敷。并且分割線被稱為anti etch。??首先在options里面選擇anti etch,然后...
2021-12-27 07:14:57

呈現(xiàn)網(wǎng)格狀

當(dāng)大家在設(shè)置完地網(wǎng)絡(luò)后,就開(kāi)始flood了,可是灌后發(fā)現(xiàn)所呈現(xiàn)網(wǎng)格狀,于是感到很費(fèi)解。呵呵!本人也曾經(jīng)遇到過(guò),經(jīng)過(guò)一番檢查終于發(fā)現(xiàn)了病因: 是因?yàn)樵O(shè)計(jì)柵格小于hatch GRID 的緣故
2018-11-27 09:41:24

地怎么和地線融合、

請(qǐng)問(wèn)下AD16地怎么和地線融合在一起、?
2017-03-13 14:56:57

時(shí)候遇到的問(wèn)題

我用的是Altium13.0,發(fā)現(xiàn)了這個(gè)問(wèn)題,我在的之前GND都沒(méi)有連接,其他的都連接了如圖接下來(lái)開(kāi)始,我接的是GND,按理說(shuō)鋪了這些飛線就會(huì)自動(dòng)消失。但是還是這樣。請(qǐng)教一下這是怎么回事啊。我已經(jīng)將13.0版本換成16.0.還是不行。不是軟件問(wèn)題。肯定是設(shè)置問(wèn)題。請(qǐng)賜教,不勝感激
2016-06-30 17:08:23

的時(shí)候,DRC出現(xiàn)錯(cuò)誤

板子上有模擬地也有數(shù)字地,的時(shí)候,一部分是數(shù)字地,一部分是模擬地,進(jìn)行DRC檢查的時(shí)候,出現(xiàn)如下對(duì)話框,不知問(wèn)題出在哪里?我在網(wǎng)上搜了一下,有一個(gè)解決辦法,就是:右鍵選中鋪的->操作
2021-06-09 11:41:56

的疑問(wèn)

這種方式有什么優(yōu)點(diǎn)嗎
2023-08-24 16:40:07

的連接問(wèn)題

`在學(xué)習(xí)allegro 16.5,有問(wèn)題請(qǐng)教大家,麻煩幫忙答疑一下。謝謝了下載AD公司的電源芯片ADP1607的評(píng)估板電路,比較簡(jiǎn)單,想對(duì)照畫(huà)出來(lái)1:地的連接問(wèn)題,在頂層和底層都鋪了地平
2015-04-28 16:04:43

問(wèn)題

請(qǐng)教各位都是怎么的。我目前都是在各個(gè)層一個(gè)完整的地平面,然后在進(jìn)行扣。問(wèn)題:1、先完整的銅皮在扣,這樣好不好?2、扣到底扣哪些地方,感覺(jué)還是不是特別清楚,目前一般把多余的和長(zhǎng)條(類(lèi)天線)的銅皮扣掉。還請(qǐng)大神們多多指教。[attach]***[/attach]
2019-01-03 10:01:05

顏色不對(duì)

第一那個(gè)顏色是綠色的,重新后顏色變正常了。
2019-03-06 07:35:12

AD 問(wèn)題

修改PCB,發(fā)現(xiàn)時(shí)會(huì)覆蓋到其他的網(wǎng)絡(luò),如附件圖所示,請(qǐng)幫忙看下是什么原因呢~
2016-06-16 10:12:55

AD14問(wèn)題

`AD14之后就全部短路了,報(bào)錯(cuò)給出了好多圈,這怎么處理?`
2020-07-26 15:54:22

AD16的問(wèn)題

如圖,AD16后,會(huì)有兩種不同的間距,怎么設(shè)置啊?
2018-07-06 10:24:53

AD16底層不了

AD16版本的,雙層板,頂層可以,為什么底層不了,只有邊款?
2019-03-12 07:35:20

AD16版本為什么底層不可以

AD16版本的,為什么的時(shí)候,頂層可以,GND網(wǎng)絡(luò),底層卻不可以?有時(shí)候遇到的是兩個(gè)層都只有邊款,而沒(méi)有銅箔
2019-02-26 10:44:53

AD18不上

AD18 只是個(gè)框不上
2019-02-25 11:23:24

AD18問(wèn)題求教

`求教各位大神,AD18時(shí)相同網(wǎng)絡(luò)的導(dǎo)線&焊盤(pán)&過(guò)孔無(wú)法與完全相連,而且設(shè)計(jì)規(guī)則中有選Direct Connect這一項(xiàng),詳見(jiàn)附件照片,非常感謝!`
2020-09-17 11:33:10

AD18的問(wèn)題

ad18要鋪成這樣要怎么
2019-03-03 00:49:39

AD6.9如何

四層板,線路連好。現(xiàn)在,如何讓GND和VCC層
2015-08-17 16:08:58

Altium designer

在Altium designer隱藏起來(lái)了,要怎么設(shè)置鋪好了可見(jiàn)呢/
2016-07-20 09:53:54

PADS問(wèn)題

最近在做一個(gè)板子的時(shí)候,之后檢查連通性會(huì)報(bào)錯(cuò)(說(shuō)沒(méi)有連接到GND),但實(shí)際上已經(jīng)連上了,還有為什么同一個(gè)器件有兩個(gè)管腳都是連接到GND的,但的時(shí)候只會(huì)將一個(gè)PIN連到GND,另一個(gè)不連接。
2014-12-26 18:03:46

PADS_的三種方法及切換方式

PADS_的三種方法及切換方式
2020-08-04 15:05:14

PCB的優(yōu)點(diǎn)與缺點(diǎn)

PCB設(shè)計(jì)是電路板設(shè)計(jì)的一個(gè)非常重要的環(huán)節(jié)。 什么是PCB,就是將PCB上無(wú)布線區(qū)域閑置的空間用固體填充。的意義在于減小地線阻抗,提高抗干擾能力;降低壓降,提高電源效率,與地線相連
2022-11-25 09:57:35

PCB的原因是什么

一般有幾個(gè)方面原因:1、EMC.對(duì)于大面積的地或電源,會(huì)起到屏蔽作用,有些特殊地,如PGND起到防護(hù)作用;2、PCB工藝要求。一般為了保證電鍍效果,或者層壓不變形,對(duì)于布線較少的PCB板層
2019-05-22 09:12:21

PCB問(wèn)題請(qǐng)教

PCB時(shí)電源是弱電,是不是應(yīng)該分開(kāi)鋪?電源是強(qiáng)電時(shí),是不是不能呀?
2013-01-05 17:19:19

PCB中包地與鋪地()有什么區(qū)別?

PCB中包地與鋪地()有什么區(qū)別?需要包地的地方直接用GND可以嗎?
2023-04-11 17:29:22

PCB為什么要的原因

1、EMC.對(duì)于大面積的地或電源,會(huì)起到屏蔽作用,有些特殊地,如PGND起到防護(hù)作用;2、PCB工藝要求。一般為了保證電鍍效果,或者層壓不變形,對(duì)于布線較少的PCB板層。3、信號(hào)完整性
2019-05-29 07:36:30

PCB電路板放置有什么作用?

PCB電路板放置有什么作用?PROTEL不規(guī)則的方法是什么protel99可以刪除部分嗎?
2021-05-11 06:49:15

ad 問(wèn)題 江湖救急

一次 需要完成以下任務(wù):不同的PAD距離的距離不同,詳看圖片,江湖救急
2020-10-23 11:48:10

altium的問(wèn)題

就像這樣的我也遇到了,在一層成功了,另一層就像這樣。時(shí)導(dǎo)線和焊盤(pán)全都連在一起,什么選項(xiàng)都試過(guò)了,都沒(méi)用另外,有些版本的下面菜單不全(沒(méi)有“set all to poured”,“set seleted to poured” 等),比如15,14.2,怎么
2014-12-27 14:26:39

cadence

cadence如何設(shè)置的厚度呢
2015-06-26 17:13:29

pcb形狀奇怪

`pcb的時(shí)候出現(xiàn)如圖的形狀,是什么原因呀???`
2020-04-08 13:11:21

pcb如何分別對(duì)距離焊盤(pán)和距離導(dǎo)線的安全距離設(shè)置不同的距離

的時(shí)候單獨(dú)對(duì)一個(gè)網(wǎng)絡(luò)能鋪設(shè)置安全距離,可是想知道如何分別對(duì)距離焊盤(pán),和距離導(dǎo)線的安全距離設(shè)置不同的距離,比方說(shuō),距離焊盤(pán)10mil距離走線15mil??
2019-02-21 06:36:27

powerpcb 遇到的問(wèn)題

請(qǐng)教各位:在使用power pcb 2007時(shí),PCB板中間一個(gè)網(wǎng)絡(luò)的地,外圍有另外一個(gè)網(wǎng)絡(luò)的地,使用copper pour時(shí),中間網(wǎng)絡(luò)的地沒(méi)辦法實(shí)現(xiàn)灌flood,
2009-08-25 10:12:03

protell99問(wèn)題怎么解決

用protell99 問(wèn)題請(qǐng)教:手畫(huà)的pcb添加了GND,時(shí),選擇了***就一點(diǎn)鋪地都沒(méi)有,不選就帶著許多小的塊。 主要是鋪地不與GND相連,請(qǐng)問(wèn)怎么解決?謝謝了!
2020-05-21 05:55:11

為什么Altium頂層成功了同樣操作在底層缺沒(méi)有

請(qǐng)問(wèn)下我頂層成功了,為什么同樣操作在底層缺沒(méi)有?只顯示一個(gè)藍(lán)色的外框?
2019-09-04 05:37:03

為什么局部都變綠了?

后一直出現(xiàn) polygon not repour after edit 這個(gè)報(bào)警錯(cuò)誤,并且原來(lái)局部的地方都變綠,這是什么情況?
2019-09-10 05:36:15

為什么晶振下方不

如圖,是AD 16 stm32 視頻中的案例請(qǐng)問(wèn)老師晶振、繼電器下方不 到底應(yīng)該怎么做?是要每個(gè)信號(hào)層都不么?地也不能
2019-08-20 01:01:56

關(guān)于allegro問(wèn)題

`各位大俠,求助下,為什么allegro之后兩個(gè)不同的銅皮之間不會(huì)自動(dòng)避讓?請(qǐng)看上面的圖,BOTTOM層已經(jīng)鋪了電源銅皮了,然后再一層GND銅皮,GND銅皮和電源銅皮沒(méi)有避讓,但是其他層都是好
2018-01-04 19:52:33

關(guān)于的問(wèn)題

時(shí)keepout以外的總是不能自動(dòng)消失。是怎么回事?請(qǐng)教個(gè)位大神。
2015-09-16 11:19:13

關(guān)于的問(wèn)題!

各位大蝦好 ,我是新手,現(xiàn)在遇到的麻煩是我在用的方式填充VCC和GND的時(shí)候出現(xiàn)了這種情況第一張是我中間照著畫(huà)的板子,下面這張是原來(lái)的板子,我現(xiàn)在想用的方法把VCC和GND填充了,但是
2012-09-08 00:40:55

關(guān)于PADS設(shè)置的問(wèn)題!

各位大俠你們好!在PADS的時(shí)候怎么設(shè)置銅塊與焊盤(pán)之間的走線的寬度,如圖白色那根線,在的時(shí)候怎么設(shè)置它的寬度呢?
2014-02-28 16:52:37

關(guān)于PCB的問(wèn)題?

最近畫(huà)板時(shí)注意到一些的小問(wèn)題。以前主要是畫(huà)一些低頻板直接鋪就好,最近涉及到一些高頻電路的設(shè)計(jì)發(fā)現(xiàn),還是有些講究的。趁此機(jī)會(huì)就問(wèn)題說(shuō)一下自己的一些體會(huì):一般來(lái)說(shuō),我們的目的都是將
2015-10-14 09:40:30

關(guān)于PROTEL問(wèn)題

本帖最后由 redel_noface 于 2012-11-28 11:58 編輯 如圖,B+左邊網(wǎng)絡(luò)的焊盤(pán)之后,只是連接上了,而B(niǎo)+右邊的網(wǎng)絡(luò)焊盤(pán)卻鋪了實(shí)心,沒(méi)有孔洞。在這補(bǔ)充一下就是,這里的B+右邊焊盤(pán)的是我手工PlaceFill命令鋪上去的,說(shuō)這個(gè)只是想這問(wèn)題不是出在同一塊板上。
2012-11-28 11:56:15

在用altiumdesigner軟件的時(shí)候如何在層摳出自己想標(biāo)識(shí)的字母?

在用altiumdesigner軟件的時(shí)候,如何在層摳出自己想標(biāo)識(shí)的字母?效果如圖片所示,謝謝!
2018-09-13 14:29:28

如何去掉Altium電阻中間的

電阻中間的怎么去掉
2019-09-05 05:36:14

如何設(shè)置Altium線間不

如何設(shè)置線間不
2019-07-01 05:35:03

如何設(shè)置才能使fill和覆沒(méi)有間隙

跟著視頻做發(fā)現(xiàn)老師覆的時(shí)候,fill和覆是連在一塊的,其目的就是過(guò)電流的主干道,我跟著做發(fā)現(xiàn)fill和覆有間隙,該如何解決
2019-07-23 05:35:02

如何調(diào)整大小?

怎么調(diào)整大小,為什么我調(diào)整大小會(huì)是這樣
2019-09-05 01:07:58

學(xué)會(huì)這2招,輕松解決Allegro不能自動(dòng)更新問(wèn)題

本文對(duì)Allegro中針對(duì)不能自動(dòng)更新的問(wèn)題進(jìn)行了兩種方法的解決。  今天進(jìn)行挖空后不能更新,發(fā)現(xiàn)點(diǎn)更新后可以更新,知道不是命令沒(méi)有執(zhí)行,在下面方法的基礎(chǔ)上找到解決方案,即把需要
2019-07-07 08:00:00

怎么去掉Altium中的

想問(wèn)一下怎么去掉
2019-08-08 23:45:47

清除掉的死怎么再次讓進(jìn)去

就是有的時(shí)候,清除了死,但是覺(jué)得清除死的地方,面積還是很大,所以就多打幾個(gè)孔,讓進(jìn)去,但是之前又清除了死,那怎么再次讓進(jìn)去呢?如圖片的地方,謝謝
2019-05-15 07:35:02

請(qǐng)教時(shí)遇到的問(wèn)題

如圖所示,以后只有一個(gè)框框,是怎么回事?
2015-02-15 11:54:47

請(qǐng)問(wèn)allegro刪除死后,原來(lái)有死的位置怎么再重新

allegro 刪除死后,原來(lái)有死的位置怎么再重新
2019-08-28 17:07:28

請(qǐng)問(wèn)怎么開(kāi)窗?

如何開(kāi)窗?
2019-03-26 04:07:07

請(qǐng)問(wèn)的邊框線怎么去除

時(shí),有些地方死已經(jīng)去除了,留下了邊框線怎么去除
2019-04-09 05:30:55

請(qǐng)問(wèn)AD怎么設(shè)置到板邊的間距?

AD怎么設(shè)置到板邊的間距呢?比如:到其它的間距是0.254mm,但到板邊的間距要0.5mm。
2019-03-06 07:35:14

請(qǐng)問(wèn)Altium 16時(shí)如何圓弧區(qū)域

Altium16版本,時(shí)如何圓弧區(qū)域
2019-03-18 03:31:04

請(qǐng)問(wèn)MCU的晶振下到底該不該

MCU的晶振下到底該不該,有些資料說(shuō)最好,有些說(shuō)最好不要??求各位高手解答!!!!
2018-09-17 15:49:02

請(qǐng)問(wèn)protel里是不是的地方等同于接地? 還有就是的作用是什么?

請(qǐng)問(wèn)protel里是不是的地方等同于接地? 還有就是的作用是什么?
2011-07-23 13:22:29

請(qǐng)問(wèn)為什么在后移動(dòng)銅皮不是自動(dòng)重新

請(qǐng)問(wèn)一下為什么在后移動(dòng)銅皮不是自動(dòng)在從新,顏色變成暗紅色,這是怎么回事,我記得以前用的是AD13版本就不會(huì),而現(xiàn)在的新版本就會(huì)這樣,還有就是這種情況哪里可以設(shè)置嗎?謝謝!第一次,這是
2019-05-22 03:06:34

請(qǐng)問(wèn)地線時(shí)是給真正的地線還是給虛擬地鋪

某音頻放大電路用了四五顆運(yùn)放,單電源供電用1/2VCC做為虛擬地,請(qǐng)問(wèn)地線時(shí)是給真正的地線還是給虛擬地鋪?另外,某走線較長(zhǎng),包地時(shí)是包真正的地還是虛擬地?
2019-09-19 05:35:18

請(qǐng)問(wèn)放置的快捷鍵是什么?

放置的快捷鍵是什么?
2019-08-22 01:32:23

請(qǐng)問(wèn)最后的時(shí)候可以把同一類(lèi)的地直接嗎?

最近學(xué)畫(huà)PCB,不知道可不可以把地線留著不畫(huà),或者是同一個(gè)地留著,最后的時(shí)候把同一類(lèi)的地直接,這樣可以么 ?
2019-06-12 03:45:17

問(wèn)個(gè)簡(jiǎn)單的問(wèn)題

1、pcb時(shí)候,在上打孔,有的孔有十字線連接,有的沒(méi)有,這是為什么呀?2、pcb在上打的孔是可以導(dǎo)電的,那如果進(jìn)行雙層pcb設(shè)計(jì)時(shí)候,上層和下層都有時(shí)候,此時(shí)在打個(gè)孔,不就會(huì)把上層
2020-02-22 12:13:05

#硬聲創(chuàng)作季 添加滴淚及處理

altiumEDA工具
Mr_haohao發(fā)布于 2022-09-07 21:07:54

#硬聲創(chuàng)作季 上海庫(kù)源電氣Allegro PCB-19.

EDA工具CadenceALL
水管工發(fā)布于 2022-09-14 20:20:45

【Altium】的正確方式(1

altiumEDA工具
user發(fā)布于 2022-09-20 17:47:59

已全部加載完成