Cadence CDNLive：搭建溝通平臺，加速設計創(chuàng)新

“工程師是最終決策的源泉。通過設計自動化，讓決策者做出的每一個決定不但高效正確，而且充滿意義和樂趣，這就是我們存在的價值?！盋adence公司總裁兼CEO Michael J. Fister近日在CDNLive China上這樣表示。

作為Cadence公司最重要的全球性技術會議，每年一度的CDNLive都將廣大電子設計師和工程師匯聚在一起，共同分享最新的設計技術與挑戰(zhàn)，傾聽關于市場變革與創(chuàng)新的最新理念。本文將力圖從不同角度與讀者共享此次會議的成果。

加速設計創(chuàng)新

半導體供應商目前正面臨著設計復雜度所帶來的世界級挑戰(zhàn)。因此，Cadence在年初就勾畫了其擴張到系統(tǒng)級相關領域的戰(zhàn)略。Fister強調說：“復雜性驅動著混合信號設計、芯片規(guī)劃解決方案，以及更高水平設計的實現，只有不斷推出生產力最優(yōu)化的解決方案，才能減少客戶在系統(tǒng)規(guī)格與設計實現之間的反復，提高設計師在創(chuàng)建和復用系統(tǒng)級芯片IP過程中的效率。”

作為Cadence系統(tǒng)級戰(zhàn)略的首款產品，C-to-Silicon Compiler在此次CDNLive上被隆重推出。Cadence稱，該產品可以自動轉化和優(yōu)化從C/C++、SystemC，到可綜合的Verilog RTL(包含斷言)所描述的提取行為，進行實現、驗證和SoC集成，能夠將現有生產力提高10倍。而且具有嵌入式邏輯綜合和支持驗證這兩個比較突出的特點。

下一代SoC技術的特性

清華大學魏少軍博士在其主題演講中指出，摩爾定律將長期有效，等比例縮小在成本下降方面的作用已開始顯現。而隨著消費類電子成為集成電路的新驅動力，架構創(chuàng)新已經刻不容緩，軟件在芯片設計中的作用日益凸現，培養(yǎng)軟件工程師成為當前最緊迫的工作?！拔覀兛赡茉敢饣ㄥX雇一個銷售的高手，但更愿意花錢雇一個芯片設計的高手。”魏少軍表示。

因此，EDA工具的發(fā)展對半導體行業(yè)而言是至關重要的。他強調說，半導體工藝每前進兩個節(jié)點，就要求有新的EDA工具出現。主流EDA工具目前在很大程度上仍圍繞PR競爭，低功耗設計在EDA層面也面臨很多挑戰(zhàn)，所以業(yè)界普遍希望出現軟件設計自動化的集成工具。以低功耗作為突破口，關注移動通訊和互聯網的發(fā)展，將是未來設計發(fā)展的主流。

多項技術意欲展現實力

數?；旌闲盘柺悄壳霸斐尚酒髌〉闹饕蛑?，例如遞增的模擬控制信號對功能的影響、通過數字控制信號對模擬電路微調，以及數字和模擬電路接口信號的驗證等等。Cadence公司模擬部門副總裁劉志宏表示，為了應對這些挑戰(zhàn)，Cadence已提出了全面的解決方案，包括模塊級模擬功能。例如Spectre 及“Turbo”技術、數模混合功能和性能；全能FastSPICE仿真技術，覆蓋了UltraSim、全芯片數?；旌瞎δ?、以及晶體管級功耗、EM/IR、可靠性分析；數?；旌线壿嬺炞C環(huán)境，包括Incisive邏輯驗證、支持多設計語言和驗證方法、命令行數?；旌蠂勒鞒?。

而Cadence公司高級驗證R&D副總裁Apurva Kalia則介紹了在SoC芯片設計中，如何通過指標驅動驗證(Metric Driven Verification)將想象轉化為現實。首先，團隊根據需要創(chuàng)建項目；隨后，驗證引擎開始執(zhí)行，產生的測量指標由指標驅動的過程自動化解決方案收集，并提供給團隊進行分析；最后，經過對排列優(yōu)先權、資源再分配及其他自動調試場景執(zhí)行后，項目開發(fā)周期結束。“設計和驗證團隊成員并肩工作是非常重要的?！彼麖娬{說。

另據調查顯示，運行時間和容量、時效分析及優(yōu)化、低功耗設計、Multi-code/corner優(yōu)化和時序收斂，以及工程變更指令(ECO)是目前IC設計中遇到的突出問題。Cadence 公司IC數字工程副總裁Frank Leu在主題演講中闡述了Encounter平臺的優(yōu)勢。他介紹說，通過提供一個從RTL綜合和測試設計，到芯片虛擬原型和分割，再到最終時序和制造收斂的完整流程，Cadence幫助工程師提升了在芯片(時序、面積、線路功耗)、精確驗證、注重信號完整性的布線，以及在65/45納米設計中高成品率方面的能力。

收購Mentor Graphics，利還是弊？

Cadence不久前曾提議以16億美元的價格收購Mentor Graphics，但一些業(yè)內人士卻認為這不是什么明智的決定?！癈adence和Mentor這兩個公司在合并后沒有什么新的優(yōu)勢，因為兩者在很多方面有重疊，合并只會導致共同負債增多?！盙ary Smith EDA首席分析師Gary Smith指出，“將兩家公司綁在一起的結果是最后大家都可能完蛋。”

但Cadence卻不贊同上述說法?！白龀鲞@樣的收購建議，也是經過慎重考慮的，我們認為這樣做是對的，并希望這能給Cadence帶來積極的影響?！盕ister在接收本刊記者專訪時這樣表示，“現在這個程序已經開始了，我們在等待下一步結果如何”。

Fister解釋說，客戶在面對來自成本、業(yè)績、效率、市場推廣等諸多方面的壓力情況下，需要設計公司提供最優(yōu)化的、系統(tǒng)級的解決方案，然而大多數EDA公司卻只提供了其中的一部分，并沒有提供更多的整體方案，Cadence提議收購Mentor，就是為了給客戶能夠提供更有效的環(huán)境，給股東提供更高的利益。

近期，Cadence參與了許多收購。例如，在2008年3月，Cadence收購了Chip Estimate 公司，這是一家IC規(guī)劃和IP復用管理工具的開發(fā)商；5月，收購了專業(yè)光刻公司Invarium；

2007年8月，還收購了一家可制造性設計(DFM)技術的開發(fā)商Clear Shape Technologies。

對國內IC設計公司的建議

盡管中國IC設計公司在過去的數年中已經取得了長足的發(fā)展和進步，然而相對于領先的國際半導體公司來說，無論在規(guī)模還是在技術上，本土公司都無法與之相提并論。

站在EDA廠商的角度，Fister為本土IC公司提出了以下三條建議：一、半導體行業(yè)發(fā)展不能禁錮于過去的歷史，而要采用全新的模式。二、從考察潛在合作伙伴的財務狀況、技術實力、甚至是全球分布情況入手，盡早與之結成伙伴關系。三、無論現在市場地位如何，要未雨綢繆，及時總結經驗教訓，積極考慮公司未來的發(fā)展方向。

而Cadence公司亞太區(qū)總裁、全球副總裁居龍則表示，Cadence的低功耗解決方案、模擬混合信號解決方案、功能驗證解決方案特別受到本土工程師青睞。針對中國市場，2008年Cadence將重點開發(fā)模擬混合信號、低功耗、先進工藝節(jié)點和從計劃閉合等四大領域，籍此幫助國內客戶構建差異化競爭優(yōu)勢。此外，他也特別強調了擁有自主IP，以及在生態(tài)系統(tǒng)中尋找合作伙伴的重要性。

Cadence C-to-Silicon Compiler