電磁干擾(EMI)指電路板發(fā)出的雜散能量或外部進入電路板的雜散能量，它包括：傳導(dǎo)型(低頻)EMI、輻射型(高頻)EMI、ESD(靜電放電)或雷電引起的EMI。傳導(dǎo)型和輻射型EMI具有差模和共模表現(xiàn)形式。
在處理各種形式的EMI時，必須具體問題具體分析。對于ESD和雷電引起的EMI，必須利用EMI抑制器件在ESD和雷電進入系統(tǒng)之前予以消除，防止由此導(dǎo)致的系統(tǒng)工作異常或損壞。對傳導(dǎo)型或低頻EMI，不論是接收還是發(fā)送，都要在電源線上和電路板輸入/輸出口的傳輸線路上采取濾波措施。輻射型EMI的抑制有3種基本形式：電子濾波、機械屏蔽和干擾源抑制。
在所有EMI形式中，輻射型EMI最難控制，因為輻射型EMI的頻率范圍為30MHz到幾個GHz，在這個頻率段上，能量的波長很短，電路板上即使非常短的布線都能成為發(fā)射天線。此外，在這個頻段電路的電感增大，可能導(dǎo)致噪聲增加。EMI較高時,電路容易喪失正常的功能。
盡管輻射型EMI的控制和屏蔽可以通過機械屏蔽技術(shù)、電子濾波或干擾源抑制，且電子濾波和機械屏蔽技術(shù)對EMI抑制很有效，在實踐中也很常用，但這兩種方法通常是控制輻射型EMI的第二道防線。由于需要附加器件和增加安裝時間，電子濾波技術(shù)成本較高。另外，用戶常常打開設(shè)備的屏蔽門，或取下背板以方便內(nèi)部器件或PC板的維護，所以，機械屏蔽技術(shù)常常形同虛設(shè)。
因此，控制EMI的主要途徑是減少輻射源的能量并且控制電路板上電壓電流產(chǎn)生的電磁場的大小。大部分電路都安裝在電路板范圍內(nèi)，因此通過對電路板級的精心設(shè)計可以控制電感、電容、瞬態(tài)電壓和電流路徑，從而控制電磁場的大小。由于電感、電容、瞬態(tài)電壓和電流路徑等因素對EMI的影響不同，本文將集中討論板級設(shè)計中控制共模輻射EMI的主要步驟。為了更好的理解本文提出的方法，首先要說明一些關(guān)于EMI和電路功能的重要概念。
發(fā)射頻率帶寬
在EMI頻率范圍內(nèi)，人們關(guān)心的不僅是信號的時鐘頻率，還包括信號的高階諧波。高階諧波頻率的振幅由器件輸出信號的上升時間和下降時間決定。信號的上升沿和下降沿變化得越快，信號頻率越高，EMI就越大。任何電路，如果把上升時間為5ns的器件換成上升時間為2.5ns的器件，EMI會提高約4倍。如果不考慮時鐘頻率，若電路信號的上升或下降時間窄到11ns，則將產(chǎn)生0到30MHz范圍內(nèi)的各種諧波，因而產(chǎn)生很強的EMI輻射。PCB寄生參數(shù)
PCB上的每一條布線及其返回路徑可以用三個基本模型來描述，即電阻、電容和電感。在EMI和阻抗控制中，電容和電感的作用很大。當(dāng)兩個不同電壓的導(dǎo)電層由絕緣材料分隔時，兩個導(dǎo)電層之間就會產(chǎn)生電容。在電路板上，一條布線及其所有相鄰的布線或?qū)щ妼又g，通過它們之間的絕緣區(qū)域形成電容。絕緣區(qū)由導(dǎo)體周圍的空氣和隔離導(dǎo)體的FR4材料組成。
導(dǎo)線及其回路(地線或接地層)之間形成的電容數(shù)值最大。記住，Vcc電源層(如5V)，對于交流信號來說與接地層等效。通常為了抑制信號電場的輻射，有必要保證布線及其回路之間電容的數(shù)值較高，當(dāng)布線加寬或與回路之間的距離變近時，電容數(shù)值就會升高。
電感是電路板導(dǎo)體儲存周圍磁能的元件。磁場是由流過導(dǎo)體的電流產(chǎn)生或感生，磁能阻礙電流的變化。通過電感的信號頻率越高，電感的阻抗就越大，因此，當(dāng)輸出信號的上升和下降沿諧波頻率落在EMI輻射頻帶范圍之內(nèi)時(上升時間為11ns或更快)，降低PCB上導(dǎo)體的電感值就很重要。
電感的數(shù)值表示它儲存導(dǎo)體周圍磁場的能力，如果磁場減弱，感抗就會減小。磁場的大小部分取決于導(dǎo)體的截面積(厚度和長度)。當(dāng)導(dǎo)體變寬、變厚或變短時，磁場就會減弱，電感就會降低。
更重要的是，磁場的大小是由導(dǎo)線及其電流回路構(gòu)成的閉環(huán)面積的函數(shù)。如果把導(dǎo)線與其回路靠近，兩者產(chǎn)生的磁場就會相互抵消，這是因為二者磁場大小大致相等，極性相反。在很狹窄的空間內(nèi)，信號路徑及其回路周圍的磁場大部分對消掉了，因而電感很低。
圖1說明如何通過控制閉環(huán)區(qū)域來改變電感，其中第一片IC與第二片IC之間連線代表PCB上的導(dǎo)線，雖然導(dǎo)線A比導(dǎo)線B長，但閉環(huán)區(qū)域A遠小于B，其電感也比區(qū)域B小得多。
阻抗
導(dǎo)線和回路之間的阻抗以及一對電源回路之間的阻抗，是導(dǎo)線及其回路或電源回路之間電感和電容的函數(shù)，阻抗Zo等于L/C的平方根。
從EMI控制的角度來說，希望電路的阻抗較低。當(dāng)電容較大，電感較小時，只要使導(dǎo)線和其回路間保持緊密耦合(緊密布局)，就能滿足要求；當(dāng)電容減小時，阻抗增大，電場屏蔽能力減弱，EMI增大；當(dāng)電感增加時，阻抗增大，磁場屏蔽能力減弱，EMI也會增大。
電流路徑
每個電路都存在一個閉環(huán)回路，當(dāng)電流從一個器件流入另一個器件，在導(dǎo)線上就會產(chǎn)生大小相同的回流，從而構(gòu)成閉合回路。在PCB上，當(dāng)信號流過導(dǎo)線，如果信號頻率低(最多幾百Hz)，回路電流就會沿著阻抗最小的路徑，通常是最短且/或最寬的路徑，流回到發(fā)送信號的器件。一旦信號頻率超過幾百kHz(但還在低頻范圍內(nèi))，回流信號就會與信號源發(fā)送的信號產(chǎn)生電場和磁場的耦合作用。
這就要求回路應(yīng)會盡可能靠近始發(fā)信號路徑。在頻率較高時，當(dāng)一條導(dǎo)線直接在接地層上布置時，即使存在更短的回路，回路電流也要直接從始發(fā)信號路徑下的布線層流回信號源。在高頻情況下，回路電流要沿著具有最小阻抗的路徑返回信號源，即電感最小和電容最大的路徑。這種靠大電容耦合抑制電場，靠小電感耦合抑制磁場來維持低電抗的方法稱為自屏蔽。根據(jù)每條導(dǎo)線的回路布線，就能實現(xiàn)自屏蔽。
兩種形式的EMI
在電路中，電磁能通常存在兩種形式，差模EMI和共模EMI，區(qū)別二者有助于更好地理解控制EMI的方法。
電路中器件輸出的電流流入一個負(fù)載時，就會產(chǎn)生差模EMI。電流流向負(fù)載時，會產(chǎn)生等值的回流。這兩個方向相反的電流，形成標(biāo)準(zhǔn)差模信號，注意不能與差動信號相混淆。差動信號的另一組信號不是參照回路層(如電源層或地層)，兩個信號相位差為180度。無論是差模還是差動工作模式，電路板只能近似達到一個理想的自屏蔽環(huán)境，完全抵消信號通路及其回路之間的電場和磁場是不現(xiàn)實的，殘留的電磁場就形成了差模EMI。
電流流經(jīng)多個導(dǎo)電層，如PCB上的導(dǎo)線組或電纜，就會產(chǎn)生共模輻射。典型的共模輻射回路電流流經(jīng)高阻抗路徑時產(chǎn)生，進而產(chǎn)生很大的磁場。磁場以共模電流的形式將其能量耦合到導(dǎo)線組、電線或電纜之中，共模特性表現(xiàn)為這些導(dǎo)線組中的感生電流方向全部相同，由于這些導(dǎo)線沒有形成回路，所以不能產(chǎn)生相反方向的電磁場，向外輻射能量的大天線就是這樣形成的。更糟糕的是，流入和流出電路板及其外殼的導(dǎo)線、電線或電纜的屏蔽罩中也能產(chǎn)生共模電流。電路板的高阻抗通常有三種情況：
1. 差模電流的回路被切斷。布線被不同的層隔斷，就迫使回路繞過這些隔斷層，從而導(dǎo)致電感環(huán)路開路并使電容耦合減小，進而增大電場和磁場。2. 電源線的不恰當(dāng)布局，使流向電源引腳的導(dǎo)線變長，也會造成阻抗增大。3. 電源層相對接地層而言，位置不恰當(dāng)，從而使PCB的結(jié)構(gòu)造成高阻抗。不恰當(dāng)?shù)碾娫捶植冀Y(jié)構(gòu)會引起嚴(yán)重的共模EMI問題。
控制共模EMI的關(guān)鍵，是正確處理電源電流的旁路和去耦，并通過控制電源層的位置和電流來控制電源的走線和回路電流。數(shù)字器件信號的快速上升沿會產(chǎn)生諧波，進而發(fā)出大量射頻能量，具備高驅(qū)動能力的輸出信號和高速周期信號尤其如此(如時鐘、地址、數(shù)據(jù)、使能信號)，共模EMI干擾源的抑制主要針對于此。抑制干擾源的基本技術(shù)是在關(guān)鍵信號輸出端串入小阻值的電阻，如圖2所示，通常采用22到33歐姆的電阻，稍大一些的也沒有問題。這些輸出端串聯(lián)小電阻能減慢上升/下降時間并能平滑過沖及下沖信號，從而減小輸出波形的高頻諧波的振幅，進而達到有效地抑制EMI的目的。電阻的位置應(yīng)盡量靠近IC輸出引腳。
評估上升沿和下降沿時間對整個電路時序的影響是非常重要的，如果由于電路工作時鐘頻率很高而使得必須計入器件上升/下降沿時間對電路時序的影響，則此解決方案可能不太適合于此類應(yīng)用。當(dāng)高速器件應(yīng)用在工作時鐘頻率較低的電路時，該方案的效果才最佳。由于目前市場上供應(yīng)的IC的上升沿和下降沿都很陡，因此許多工作頻率較低的應(yīng)用電路都采用高速器件，此時采用一系列阻尼電阻效果就非常理想。
電源布線系統(tǒng)中，有兩個因素對控制共模EMI起到重要的作用：電源路徑的阻抗和旁路/去耦電容的位置。
整個電源路徑保持低阻抗至關(guān)重要。一種方法是，在電源輸入電路板處的連接器內(nèi)，將電源線和地線分組。不要在連接器的一端接電源，而在另一端接地，這會使電感回路開路，而使EMI惡化。電源和地應(yīng)交替排列，先地層，然后電源層，再地層，再電源層，依此類推。
當(dāng)多個元件的輸出同時發(fā)生高低電平變化時，就會產(chǎn)生很大的瞬態(tài)電壓，因而流過電源層電感的電流就很大。共模EMI的另一個主要原因就是，這些很大的瞬態(tài)電壓將電流耦合到多條銅導(dǎo)線之中。瞬態(tài)電壓的振幅是電流開關(guān)速度和電源層阻抗的函數(shù)，電源層阻抗越小，瞬態(tài)電壓越小，EMI也越弱。電源和地層之間的絕緣材料越薄，阻抗就越小。
當(dāng)設(shè)計過程中采用獨立的驅(qū)動電壓(Vcc)時，要將電路板的電源層和地線層安排在相鄰位置。如果要兩個相同電壓的布線層驅(qū)動大電源電流，則在電路板上要設(shè)計兩組電源層/接地層。在這種情況下，每一組電源層和接地層都要用絕緣材料分開。如果同一組電源層和接地層之間還插入了其他信號層，則電源層阻抗就會增加，從而導(dǎo)致EMI增加。
在只有雙面板的布線中，電源和地層要合理地布成電源網(wǎng)格和接地網(wǎng)格。最佳的布線方法是將電源線和地線相鄰緊密布置。如果在板的上層為水平布線，則在下層要垂直布線。電源和地線緊密相鄰能實現(xiàn)良好的電容耦合，還可以更好地控制電感。對電源線電感的控制有一定要求。印制板上的線徑至少為0.050英寸寬，在允許情況下，要盡可能寬。對于上升時間大于5ns的高速器件，保持電源層的低阻抗十分重要，這時網(wǎng)格技術(shù)可能就不能解決問題。當(dāng)上升時間超過5ns時，就要用電源層和接地層來控制EMI。
旁路和去耦電容
由于導(dǎo)線電感及其它寄生參數(shù)的影響，電源及其供電導(dǎo)線響應(yīng)速度慢，從而使電路中驅(qū)動器件輸出所需要的電流不足。合理地放置旁路或去耦電容，能在電源響應(yīng)之前，利用電感和電容的儲能作用為器件提供電流。旁路或去耦電容的數(shù)值介于小和中等之間。
中等數(shù)值的電容通常在4.7uF到25uF之間，其位置在電源線和地線進入PCB處為佳。在電路板上耗電較多的器件，如處理器、微控制器等，周圍也應(yīng)當(dāng)放置中等數(shù)值的電容。
數(shù)值小的電容能為IC提供高頻電流，有時將其稱為“瞬態(tài)開關(guān)電容”。在器件輸出端高低電平跳變時，它能為器件輸出高速充電，與電源層的分布電容一起為器件提供充電電流。充電電流的頻率通常很高。
要獲得最佳的EMI控制效果，應(yīng)在每組電源和地引腳上都安裝一個電容。如果器件的電源和地引腳相距很遠(如TTL的74系列的地和電源引腳分布在對角線上)，就沒有合適的位置放置電容，因而難以將電源層的電感降低到維持低瞬時開關(guān)電壓的水平。可能的話，要盡量選用具有成對電源和接地引腳的IC。集成電路制造業(yè)界已經(jīng)開始對引腳電感問題進行深入的研究，盡管很多IC廠商都忽視這個問題。
旁路/去耦電容的數(shù)值及物理尺寸對于確定旁路/去耦電容的工作頻率十分重要，這些參數(shù)的計算超出了本文討論的范圍，但設(shè)計工程師應(yīng)當(dāng)深入地了解這個問題。例如，現(xiàn)在對大部分電路來說，采用0.1mF的電容已不能達到足夠高的開關(guān)頻率。
器件位置、布局和布線
器件布局一直按照功能和器件類型來對元器件進行分組，例如，對既存在模擬電路，又存在數(shù)字器件的電路板，還可將器件按工作電壓、頻率進行分組布局；對給定的產(chǎn)品系列或電源電壓時，可按功能對器件進行分組。
器件分組布局完畢后，必須根據(jù)元器件組電源電壓的差別，將電源層布置在各器件組的下方。如果有多層地，那么就必須把數(shù)字地層緊貼數(shù)字電源層，模擬地緊貼模擬電源層，模擬地和數(shù)字地要有一個共地點。通常，電路中存在A/D或D/A器件，這些轉(zhuǎn)換器件同時由模擬和數(shù)字電源供電，因此要將轉(zhuǎn)換器放置在模擬電源和數(shù)字電源之間。
如果數(shù)字地和模擬地是分開的，它們將在轉(zhuǎn)換器匯合。當(dāng)電路板按照器件系列和電源電壓分組時，組內(nèi)信號的傳送不能跨越另外的器件組，如果信號跨過界限，就不能與其回流路徑緊密耦合，這樣會增大電路的環(huán)路面積，從而使電感增加，電容減小，進而導(dǎo)致共模和差模EMI的增加。電路板設(shè)計過程中要避免出現(xiàn)各種隔離帶。雖然相距很近的一排通孔并不違反設(shè)計規(guī)則，但是，在電源層和地層上過多的通孔有時相當(dāng)于開出一條隔離帶，要避免在該區(qū)域內(nèi)布線，例如，當(dāng)一個3ns的信號回路如果偏離其信號源路徑0.40英寸，則過沖/欠沖和感生串?dāng)_會大增，足以使電路工作出現(xiàn)異常，并同時增加差模和共模EMI。
本文結(jié)論
本文介紹的技術(shù)對抑制EMI輻射很重要，它們是電磁兼容設(shè)計的基礎(chǔ)。除了上述技術(shù)，要真正掌握抑制EMI的方法，還必須全面了解電子濾波、機械屏蔽以及其它PCB設(shè)計技術(shù)。
作者Rick Hartley是Applied Innovation公司資深PCB硬件工程師，他從事印制電路板設(shè)計和開發(fā)達25年之久。最近10年，Hartley負(fù)責(zé)高速數(shù)字和射頻電路設(shè)計，重點為EMI控制。