????混合信號SoC設計，往往包括模擬、射頻、數字、定制數字和來自不同IP提供商IP。為實現完整意義上芯片級驗證，需要采用SPICE、射頻仿真器、混合信號仿真器和Fast?SPICE等多重仿真器組合。設計者在不同設計階段往往需要采用來自不同公司仿真器。
????為降低用戶在設計工具方面使用難度和工具轉換風險，Cadence推出Multi-Mode仿真解決方案，通過使用統一用戶接口、器件模型、語法格式、內部方程式，極大地提高了數據兼容性和仿真結果可信度。Multi-Mode技術使設計者可在統一設計環境中，在模擬、射頻、混合信號、芯片級電路驗證不同設計階段，自由切換Spectre、SpectreRF、AMS?Designer和Ultrasim等仿真器。模擬/混合信號電路仿真面臨挑戰主要有急劇增長設計復雜度，對仿真器容量和速度提出更高要求；激烈市場競爭和不斷爬升流片費用，使如何縮短設計周期、提高流片成功率成為芯片設計中主要問題之一；深亞微米小尺寸效應影響變得更為顯著，如短/窄溝效應對閾值電壓影響、亞閾值電流、體效應導致襯底電流等；低信號擺幅設計中電路噪聲和交叉耦合效應、低電源電壓下信號線和電源網格電壓降和電遷移問題等；對互連線延遲、信號串擾、襯底效應、接地噪音等物理效應考慮，依賴于精確后仿真結果。?
????上述問題解決越來越依賴于全芯片晶體管級電路仿真及后仿真，而傳統晶體管級SPICE仿真器由于容量和速度限制，通常只適用于模塊級電路設計，因此Fast?SPICE技術引入不可避免。SPICE技術即Fast?SPICE仿真器采用電路分塊、多速率、簡化模型等加速仿真技術。Fast?SPICE把相關電路模塊放在一起，將大矩陣分成許多小矩陣，減小計算量。此外，事件驅動技術可忽略不活動電路，進一步降低運算量。電路分塊另一個優點是可采用多速率仿真。各個電路模塊往往存在不同工作頻率，因此仿真中不同電路塊可以采用不同仿真步長。這樣，既可以保證高頻率電路得到精確結果，又讓低頻率模塊避免重復計算，降低CPU負荷。?
????簡化模型技術是Fast?SPICE加速另一項重要技術。在傳統電路仿真中，MOSFET或BJT需要一組復雜公式進行計算，常常耗費大量CPU時間。而Fast?SPICE在仿真開始時先產生模型表格，然后進行查表，從而節省大量時間。Fast?SPICE通過多層次簡化模型，可以滿足不同精度和速度要求。
????Virtuoso?UltraSim?Simulator作為新一代Fast?SPICE仿真器，引入了分層化同型仿真、動態電路分割等技術，對電路中相同子模塊只需計算其中一個，避免重復計算，從而進一步提升仿真容量和速度；提供與傳統SPICE完全兼容以及和SPICE類似仿真精度；簡潔選項使設計者可以方便地定制電路仿真；改進RC減小技術使之可以進行精確、快速后仿真。此外，UltraSim已完全集成于Cadence標準模擬設計流程之中。這些優點使UltraSim成為目前業內應用最廣泛Fast?SPICE工具之一。