PCB 接地設計

優秀的PCB設計，不僅表現在電氣性能指標上，還表現在EMC性能指標、抗干擾能力。而決定PCB指標非常重要的因素之一，就是PCB接地設計。

根據信號類別，接地可以分為模擬地、數字地；根據模塊電路不同，接地又可以分為音頻地、圖像地、射頻地、AC電源地、DC電源地等；而根據地的用途，可以分為信號回流地、濾波接地、屏蔽接地、保護接地、參考地平面等。

PCB設計時如何減少地阻抗，如何使不同的地平面之間等電位，在地分隔與參考地平面完整性之間如何平衡，以及跨分隔后如何處理信號回流路徑面積最小化，接下來我們逐一分析舉例。

一、如何通過 PCB 接地設計實現環路面積最小化

當信號的頻率很低時，信號的回流主要沿最低電阻路徑，即幾何最短路徑。當信號達到一定頻率（F≥1MHz）時，信號的回流主要集中沿最低電感路徑，返回電流主要沿印制線 下方回流，圖中的虛線表示信號的回流。

當信號速率較高時，無論信號緊靠的是電源平面還是地參考平面，信號的返回電流總是沿緊靠的參考平面回流。? ??

1.1、PCB 上的環路天線效應

PCB 上快速變化的電流回路，其作用相當于小回路天線，它會向外進行電磁場輻射（屬于差模輻射方式）。輻射的電磁場強度與回路中電流的大小 I、回路的面積 A、電流的頻率的二次方成正比。同理，PCB 上的信號回路（小回路天線）也會接收周圍快速變化的電磁場，而產生干擾電流。

當出入 PCB 的電纜上存在共模電流時，會產生共模輻射。輻射的電場強度與共模電流的大小、共模電流的頻率、線的長度成正比。同時，它也會對 PCB 上的電路產生共模干擾。

1.2、PCB 電流環路面積最小化設計

信號環路面積最小化是改善EMC性能指標非常經濟有效的措施,而PCB電流環路面積的最小化設計就是利用磁通對消的原理，抑制空間電磁場的發射。PCB電流環路面積最小化設計，首先是識別電路中干擾源的電流環路（主要是高頻電流環路）；其次分析干擾源的電流環路PCB如何設計才能達到環路面積最小化；指導PCB Layout工程師進行PCB設計。

Buck DC-DC 電流環路面積 PCB 最小化設計舉例： ? ?

通用 Buck DC-DC 電路設計

第一步：識別干擾源的電流環路：

通過分析可知，Buck DC-DC主要電流環路為開通環路、關斷環路（續流環路），具體電流環路如圖所示。

開通電流環路?

續流電流環路

第二步：分析電流環路

對于開通環路來說，輸入端高頻濾波電容正極靠近電源引腳，濾波電容的接地端緊挨續流二極管正極。而對于續流環路來說，輸出端高頻旁路電容正極貼片濾波電感輸出引腳，濾波電容接地端緊挨續流二極管正極。通過以上方式進行PCB設計，方可以實現輸入輸出 高頻環路面積的最小化。

第三步：如何實現 PCB 電流環路面積最小化設計

備注：??雙層板設計時，輸出輸入濾波電容接地端、續流二極管接地端、DC-DC IC 的接地保持在相同的層，同時彼此之間的連接保持最低阻抗，參考 Layout 如上圖所示。

1.3、信號回流路徑的 PCB 設計

多層板PCB設計，信號回流路徑是沿最下方參考平面（電源平面&參考地平面）返回；雙面板PCB設計，信號回流路徑即可以選擇沿最下方參考平面返回，又可以選擇信號兩側地線做電流返回路徑；單面板PCB設計，信號優選兩側包地線返回，也可以通過寄生電容沿附近的金屬平面返回。

多層板信號返回路徑 PCB 設計 ? ?

多層板PCB設計時，信號回流路徑沿最下方參考平面（電源平面&參考地平面）返回到源端是最優的設計。PCB設計過程中，應避免出現下方參考平面跨分隔的情況，例如上圖。

多層板PCB設計時，當信號下方參考平面跨分隔不可避免出現時，可在信號布線兩側增加伴隨地線，為信號提供回流路徑。也可以在參考平面跨分隔的邊緣，通過耦合電容的方式進行橋接。? ??

多層板PCB設計時，信號有時不可避免的需要換層，同時參考平面也不可避免的需要換層，參考平面換層但未改變屬性，只需要在信號換層過孔兩側增加地過孔伴隨參考平面換層即可。若參考平面屬性改變（由參考地平面改為參考電源平面），則需要在信號換層過孔兩側增加橋接電容連接兩個不同屬性的參考平面，例如上圖。

雙層板信號返回路徑 PCB 設計：

雙層板PCB設計時，由于受PCB層數的限制，很難保證有完整的參考平面為信號提供回流路徑。故雙層板PCB設計時，通常會選擇信號兩側的地線作為回流路徑。此設計方式要注意兩側包地線與參考地平面之間的等位問題，包地線與參考地平面之間存在電位差時，則會產生新的共模電流干擾，導致嚴重的輻射發射問題。

選擇信號兩側包地線作為信號返回路徑時，還注意包地線從源端到SINK端的完整性， 當信號底層出現嚴重的跨分隔時，需保證跨分隔前后地線、跨分隔部分地線與參考地平面的等電位。? ??

1.4、芯片供電電源濾波電容接地設計：

芯片集成度越高，功能越強大，供電電源設計就越復雜，芯片電源設計的可靠性決定系統工作的穩定性。芯片供電電源的濾波與退耦設計是影響輻射發射的重要因素之一，供電電源電壓的穩定性是導致 ESD 問題的重要因素之一。

針對芯片供電電源濾波電容與退耦電容的接地設計，應遵循如下設計規則：

芯片濾波電容接地端應直接過孔接參考地平面，避免接端子信號兩側包地線（雙層板）防止信號包地線電位波動，芯片供電電壓隨之波動，導致芯片因欠壓工作異常。

芯片供電電源應盡可能遠離外部靜電放電測試的端子，濾波電容接地端也應避免接靜電放電測試端子外殼的頂層接地，避免靜電放電過程中地電位波動，芯片供電電壓隨之波動，導致芯片因欠壓工作異常。（也避免芯片電源噪聲通過端子連接線向外輻射）

芯片濾波電容接地端應直接過孔接參考地平面，避免接內部互聯插座信號兩側包地線 （雙層板），尤其是直接接內部互聯接座的接地引腳，防止芯片電源噪聲通過濾波電容耦合到內部互聯線，借助線纜向外輻射。

芯片不同模塊供電電源濾波電容接地端，要采用單獨過孔到參考地平面接地，避免不同電源濾波電容共用地過孔接地的情況，防止共用過孔產生的電源噪聲串擾問題。

芯片供電電源濾波接地設計小結：

芯片供電電源濾波電容接地設計除遵循以上常規約束之外，還應該避免出現濾波電容通過較長PCB布線接參考地平面的情況；以及芯片不同模塊供電電源濾波電容濾波后形成 的高頻環路耦合。

1.5、外部端子連接器接地設計

外部端子連接器是靜電放電的測試點，同時也是輻射測試的主要目標。因此外部端子連接器的接地設計,決定 ESD 測試和輻射測試是否順利通過的重要支撐點。

對于外部端子連接器的接地設計，應遵循如下設計規則： ? ?

外部端子金屬外殼接地引腳在頂層接地與芯片濾波接地進行分隔，芯片濾波電容接地端單獨過孔到底層地平面接地。

當信號布線在頂層穿過外部端子下方時，外部端子頂層接地與信號布線間距應≧30mil，防止靜電放電干擾在頂層耦合到信號布線上，造成 ESD 問題。

外部端子內部信號地與外部端子外殼接地進行在頂層進行分隔，防止靜電放電過程造成信號地波動，造成信號傳輸錯誤。

外部端子信號脫錫焊盤尖峰避免正對外部端子接地，防止靜電放電時地平面與信號之間產生尖峰放電，導致 ESD 問題。

當直通芯片或者芯片電源布線靠近外部端子布線時，外部端子地平面與直通芯片布線應保持≧30mil 的間距，防止靜電放電問題。 ?

1.6、信號包地線的接地設計

信號兩側包地線在雙層板設計中，主要被應用于為信號提供回流路徑，以及用于隔離信號之間的串擾。在多層板設計中，主要被運用于隔離信號之間的串擾，或者為跨分隔的信號提供回流橋接。基于包地線的功能用途，結合抗擾度測試及輻射發射測試的需要，包地線的接地設計應遵循如下規則：

? 信號包地線應禁止與外部端子的接地引腳（尤其是測試空氣放電的引腳）在頂層直接連接，以防止靜電放電干擾沿接地引腳到包地線，干擾到包地線兩側的敏感信號。

? 作為信號回流路徑的包地線，應完整的伴隨信號布線從源端到接收端，防止因包地線不完整而導致信號回流面積較大，導致的嚴重的輻射問題。

? 為敏感信號或者強干擾信號提供屏蔽的包地線，應保持整個線跡軌跡與參考地平面的等電位，防止因包地線阻抗較高（高頻狀態下）導致的隔離效果較差，甚至發生串擾。

? 作為信號回流路徑的包地線，當出現跨分隔時，應使跨分隔前后的包地線與參考地平面保持等電位，防止因地電位差產生共模電流，導致嚴重輻射問題。?1.7、PCB 參考地平面的分隔設計

我們知道完整的參考地平面，可以為信號回流提供低阻抗路徑。前面我們也提到不同信號共用回流路徑時，較容易發生共地環路干擾。在PCB面積受限的情況下，我們通常會 采用參考地平面分隔的方式，解決不同信號之間共地環路干擾問題。對于參考地平面的分隔，應該遵循的原則是能完整就不分隔，強弱信號回流路徑分隔，分隔兼顧靜電電流泄放路徑。?

1.8、PCB 螺絲孔的接地設計

PCB接地螺絲孔主要作用是PCB板與金屬背板之間建立等電位體，縮小高頻環路面積，減小地平面噪聲電流，切斷噪聲耦合路徑。二是為靜電電流提供低阻抗泄放路徑，進行靜電電流分流，減小PCB板上元件、信號的靜電放電干擾。

接地螺絲孔數量的設置、擺放位置、接地螺絲孔的焊盤設計，是決定接地螺絲孔是否能夠達到接地阻抗最小化設計的主要因素，所以在PCB設計時應給予重點關注。

螺絲孔可靠性接地設計案例分析：

由于接地螺絲是通過AC插座塑膠孔鎖附于屏金屬背板，屏金屬背板凸包與板卡接地螺絲孔的接觸面積較小，高頻下接地阻抗較大，Y電容接地不良，輻射測試嚴重超標。? ? ? ??

螺絲孔可靠性接地設計案例（三）： ? ?

螺絲孔可靠性接地設計案例分析：

由于整機板卡鎖附方式的多樣性，接地螺絲孔設計應根據實際整機的生產鎖附方式，選擇恰當的接地方式，達到靜電電流分流與縮小高頻環路面積的目的即可。

二、屏蔽的接地設計 2.1、屏蔽的定義

屏蔽就是用導電或導磁材料制成的盒、殼、板等結構形式，將電磁干擾場限制在一定的空間范圍內，使干擾場經過屏蔽體時受到很大的衰減，從而抑制電磁干擾源對相關設備或空間的干擾。

屏蔽是抑制電磁干擾源的有力措施之一。從屏蔽的側重范圍分為電場屏蔽、磁場屏蔽、電磁場屏蔽三種。電場屏蔽：即對靜電場或交變電場的屏蔽，防止或抑制寄生電容耦合，隔離靜電場或交變電場干擾。磁場屏蔽：用于防止磁感應，抑制寄生電感耦合，隔離磁場干擾。電磁場屏蔽：用于防止和抑制高頻電磁場（電磁波）的屏蔽。

屏蔽體設計的性能通過屏蔽效能(SE)指標反應。屏蔽效能即屏蔽前后空間某點的電（磁）場強度之比，常用分貝來表示。

SE=20lgE1/E2 dB

2.2、電場屏蔽與接地設計 ? ?

從場的觀點看，電場屏蔽實質是干擾源發出的電力線被終止于屏蔽體內，切斷干擾源的耦合路徑或者與敏感設備的聯系。從電路的觀點看，屏蔽體起著避免或減少干擾源與敏感設備之間的分布電容的耦合

電場屏蔽的設計原則：

電場屏蔽可使用任何金屬，對金屬的厚度沒有嚴格要求，只要有足夠的強度即可以。屏蔽體要盡量靠近需要屏蔽的電路、元件，PCB 布線，屏蔽體要采用良好的接地。

屏蔽效果的好壞與屏蔽體的形狀有最直接的關系，屏蔽體如果能夠做成全封閉的金屬盒最好，但在實際應用中要根據具體的情況而定。

對于低頻電場屏蔽通常采用單點接地就可以了，例如開關變壓器、PFC 電感等。而高頻電場屏蔽就需要保證接地點的低阻抗，通常采用多點接地，例如：主芯片散熱片的屏蔽，

硅高頻頭芯片的屏蔽等。多點接地可以減小接地阻抗，使屏蔽體與地之間形成等電位體。

2.3、磁場屏蔽

磁場屏蔽可分低頻磁場屏蔽和高頻磁場屏蔽兩類。任何載流導體或線圈周圍都會生磁場，磁場隨導體電流的變化而變化，這種變化的磁場常對周圍的電子線路或敏感器件造成干擾，強信號環路易形成磁場輻射，弱信號環路易受周圍交變磁場的干擾。

2.3.1、低頻磁場的屏蔽原理： ? ?

利用鐵氧體材料、坡莫合金、硅鋼片的高磁導率特性對干擾磁場進行磁場分流。磁導率越大、磁阻就越小，磁通主要選擇通過高磁導率材料。如果磁場中存在高磁導率的磁場通路，則磁通相對通過周圍空氣的部分就大為減小，使得周圍空間的磁場干擾也同時大為減小，客觀上起到了磁場屏蔽作用。

低頻磁場屏蔽示意圖

2.3.2、高頻磁場的屏蔽原理：

高頻磁場屏蔽的原理：是屏蔽體利用電磁感應現象產生的渦流反磁場對原干擾磁場的排斥作用來達到屏蔽目的。屏蔽材料采用是低電阻率的良好導體，如銅、銅鍍銀等。

由法拉第電磁感應定律，閉合回路產生的感應電動勢等于穿過該回路磁通量的變化率。感應電勢伴生感應電流，感應電流產生的磁通要阻礙原來磁通的變化，與原來的磁通方向相反，即反磁場。

? ?

高頻磁場屏蔽示意圖

磁場屏蔽的設計原則：

對于低頻磁場屏蔽采用高磁導率材料的選擇非常重要，磁導率會隨外界磁場強度的變化而變。當外加磁場強度較低時，磁導率會隨磁場強度的增加而升高，而當外加的磁場強度超過某限值時，磁導率就會急劇下降，此時磁導材料發生了磁飽和，也意味著該材料同時失去了磁屏蔽性能。磁導率越高，越容易飽和，所以選擇具有足夠磁導率和飽和特性的磁導材料是低頻磁場屏蔽的關鍵。高頻磁場的屏蔽材料需要用良導體，以減小渦流阻抗，減小發熱和損耗。同時，要盡量避免在垂直于渦流的方向上有縫隙，以免阻礙渦流電流的流動，影響屏蔽效能。由于高頻電流的集膚效應，高頻屏蔽盒無需太厚。

此外，屏蔽體是否接地不影響屏蔽效果，但由于電場屏蔽必須接地，故若將屏蔽體接地，就同時具有了電場屏蔽和高頻磁場屏蔽的雙重作用。

2.4、電磁場屏蔽

電磁場屏蔽分為近場屏蔽和遠場屏蔽。對于近場，若輻射源為高電壓小電流，主要考慮的是電場干擾；若輻射源為低電壓大電流，主要考慮磁場干擾。在遠場中，電場與磁場方向相互垂直，但相位相同，以電磁波的形式在空間向四方輻射能量。電磁波屏蔽主要是：利用電磁波通過金屬等屏蔽材料時產生的入射損耗和反射損耗，來衰減電磁波的能量。低頻電磁波的大量衰減有賴于反射損耗，而高頻時的衰減則主要是吸收損耗的作用。屏蔽材料的選擇對電磁場屏蔽效能的影響非常重要，有些金屬對電磁波的吸收損耗很大，如鎳鋼合金、坡莫合金，但均價格昂貴。用任何金屬，金屬網與金屬板相比，屏蔽效能差很多，在高頻時更為明顯。當需要采用金屬網屏蔽時，常采用雙層或多層金屬網屏蔽方式。?

審核編輯：黃飛

?