板載的二次電源設(shè)計關(guān)乎單板的正常、可靠工作, 本文主要分享最近遇到的一個故障,從而提醒大家在板載二次電源設(shè)計中還需要重點關(guān)注這樣一個參數(shù)“斜坡時間Ramp Time”的設(shè)置。
2023-11-22 11:18:54631 12V,500mA linear regulator circuit
2011-01-08 15:38:01
請問哪位大神有2016 labview對應(yīng)的C Generator,現(xiàn)在想做代碼轉(zhuǎn)換。謝謝了?
2018-03-12 16:47:42
請問有2018版本的c generator嗎,我沒有找到,或者有沒有其他方法可以將2018版本的VI轉(zhuǎn)成c語言呢?
2019-11-29 09:17:55
Generator.VI 中文叫什么名字,在哪里選取
2012-08-07 13:16:36
現(xiàn)在手上有一個芯片 但是絲印不全,是一款LINEAR的SOP8的芯片。請問有誰知道這款芯片是哪個型號的么?上圖是反面的序列號上圖是正面的編號,但是看不清絲印了。這是電路工作的原理圖,主要是產(chǎn)生一個
2022-05-26 07:22:58
Linear LT3760 8路LED驅(qū)動方案
2019-03-18 11:30:27
Linear擁有30年的模擬工程優(yōu)勢
2019-05-20 09:59:19
本人從事煤礦產(chǎn)品的研發(fā)與設(shè)計工作,在電路設(shè)計中用到的電源芯片很多,但Linear的電源管理芯片LT1641-2I和鎳氫/鎳鎘電池充電管理芯片LTC4011使用,讓我對Linear產(chǎn)品的品質(zhì)產(chǎn)生了信心
2018-07-27 06:38:02
`RAMP-3.1-3.5-Sf-120W-P1-k5產(chǎn)品介紹RAMP-3.1-3.5-Sf-120W-P1-k5由深圳市立年電子科技有限公司代理銷售,RADITEK為全球無線和微波通信市場提供先進
2020-05-25 10:03:14
Designing Control Loops for Linear and Switching Power Supplies全英文版,超清晰,英文原版書籍。
2016-05-12 16:34:38
最近在做利用SVPWM控制方法做逆變器控制接入電網(wǎng)的仿真,利用了Simulink里的Discrete SVPWM Generator模塊,想問一下這個模塊輸入的Ualfa和Ubeta就是參考電壓嗎?為什么模塊說明上兩個量都是小于1的?這個模塊具體怎么用?謝謝!
2013-04-29 10:48:56
/fpga-design/simulink-with-xilinx-system-generator-for-dsp.htmlhttp://www.mathworks.cn/searchresults/?c%5B%5D
2013-10-05 11:59:34
USE和System Generator何時才能勝任64位Windows 7?以上來自于谷歌翻譯以下為原文When will ISE and System Generator be qualified for 64 bit Windows 7?
2018-11-26 15:05:56
吳恩達機器學(xué)習(xí)-手寫筆記三 - Multivariate Linear Regression 多變量線性回歸
2020-06-11 17:02:50
你好: 我是一個購買的帳戶,所以我的許可證應(yīng)該允許訪問所有內(nèi)容。但是當(dāng)我使用System Generator for DSP時,系統(tǒng)說我的SysGen簽出許可證失敗了。有人知道怎么解決嗎?謝謝
2019-01-28 07:16:36
FPGA中的數(shù)字控制器是什么?System Generator中的PID控制器是如何設(shè)計的?
2021-04-08 06:51:46
大家好,這是我第一次使用System Generator工具,如果有人能夠解決一個不讓我繼續(xù)參與我的硬件協(xié)同仿真項目的問題,我想。我正在使用Matlab R2013b,Xilinx ISE 14.7
2020-03-23 06:53:11
根據(jù)我的理解,System Generator是MatLab到RTL的轉(zhuǎn)換,因此不包括Vivado的優(yōu)化過程。問題1--是真的。確實,Vivado中的優(yōu)化將大大改變系統(tǒng)描述,而系統(tǒng)描述不會向后兼容
2019-04-25 12:47:45
XILINX Core Generator的官方教學(xué)PPT
2012-08-15 18:44:59
誰能提供labview2011 C code generator的詳細(xì)使用說明?謝謝!!
2013-10-28 17:09:01
mybatis-generator自動生成代碼
2020-05-06 09:41:03
HI,我正在使用System Generator 2014.4 30天評估包,Matalb 2014B。簡單地說我想使用FIR編譯器,當(dāng)我嘗試編輯它的參數(shù)時,我得到了兩個錯誤: - 1.“來自MEX
2020-03-24 09:01:59
正式接觸Power By Linear產(chǎn)品是在研究生期間。研究生入學(xué)第一天,來到實驗室老師就扔給我一包器件(LT3029)讓我測試驗證,以前從來沒用過Linear的器件,所以一時間很蒙圈。然后根據(jù)
2018-11-01 10:43:12
使用system generator導(dǎo)入xilinx模塊時,只要連線兩個模塊,matlab就崩潰,有知道原因的大佬嗎?
2018-01-19 17:54:57
to simulate a VCO such that it takes an input from a ramp generator with a *DC voltage of 5 - 9V
2019-01-30 13:30:22
.Vivado 2016.4與Spartan-6不兼容。據(jù)Xilinx稱,Vivado不支持任何早于7系列的設(shè)備系列。)根據(jù)以下說明,Xilinx System Generator可以嵌套在ISE Design
2018-12-27 10:55:34
為原文 Hi, i was looking to new 8 bit chips, i see there is programmable ramp generator.What can you do
2019-05-08 09:31:59
有做System Generator處理圖像的嗎?遇到一些問題,一起商量下
2020-09-28 19:04:58
大神們,labview c generator 怎么才能生成c程序?我用的是labview 2011版,而且裝的c generator 也是2011版。
2014-01-05 21:12:16
當(dāng)我完成SDx 2017.2的安裝時,沒有安裝System Generator的選項。我正在運行從Xilinx下載的安裝程序:https://www.xilinx.com/member/forms
2019-01-07 10:59:00
各位大佬,我在安裝System Generator時,跟著教程走,發(fā)現(xiàn)在vivado中沒有出現(xiàn)System Generator for DSP這個選項,請問是我哪里安裝得不對嗎?
2023-09-26 21:54:58
。../clock_generator0/PLL_CLOCKOUT0_BUFG_INST.O“CLOCK DEDICATED ROUTE FALSE;./clock_generator0/PLL_CLOCKOUT1_BUFG_INST.O
2018-10-08 11:20:48
我找到renesas view-code generator-peripheral fuction 出來是空的,后來又找到new generator,出現(xiàn)這個warning ,怎么辦??
2018-07-23 02:37:13
翻譯以下為原文 Referring to UM1052, chapter 14.I cannot read or write the ramp duration register
2018-10-10 10:48:34
, \0, \0, \}/*------------------------------------------------------------------------------ RAMP
2017-11-15 12:02:27
求chirp generator.VI 不懂哪里可以下載
2014-12-23 16:58:15
跪求chirp generator.VI感謝感謝感謝
2014-12-23 16:57:09
我對LM25118的RAMP管腳的作用理解不是很明白,能否請大家?guī)兔忉屢幌拢x謝
2019-03-14 11:17:27
我做了一個AD9914的信號產(chǎn)生板,近一個月用AD9914的Digital Ramp Modulation(linear sweep)模式產(chǎn)生100MHz-600MHz的鋸齒波掃頻信號時,總產(chǎn)生不了
2023-12-04 06:06:26
請問Linear Lab Tool具體是做什么的呢?
2024-01-05 12:52:00
我剛購買了IWR1443芯片,其datasheet中關(guān)于RAMP 和 ADC的功能和性能介紹不清晰,極想知道:(1) ramp 發(fā)生器的斜率( MHz / us)范圍是多少?連續(xù)調(diào)頻時間的范圍是多少?(2) 對中頻(IF)信號I/Q 的ADC 轉(zhuǎn)換時間或轉(zhuǎn)換頻率(范圍)是多少?
2019-06-26 10:24:53
1.想請教一下RAMP端為什么輸出會是鋸齒波?看到3895內(nèi)部原理圖,我知道SYNC端輸出的是矩形波,它通過一個mos開關(guān)管來控制RAMP端的波形,那么這樣一開一關(guān),ramp端我認(rèn)為應(yīng)該也是矩形波才
2019-07-03 06:41:17
to three motors. It integrates all real time critical tasks in reliable, dedicated hardware: An integrated motion ramp profile generator as well
2008-08-28 17:21:3839 with an AdaptiveCurrent Mode PWM control loop, includes an erroramplifier, ramp generator, comparator, switch passelement and driver in which
2008-12-12 22:21:4322 The ISL22102 integrates two digitally controlledpotentiometers (DCP) with buffered wiper outputs
2009-01-18 22:42:5121 Standalone Linear Lithium Battery Charger JZ4054:JZ4054 is a complete constant-current &
2009-09-25 15:44:4911 with an Adaptive Current Mode PWM control loop. It comprises of an error amplifier, a ramp generator, a PWM comparator, a switch pass element a
2009-12-04 14:46:4625 ; (ASPM™) productfamily. It is a buffered power half-bridge, consisting oflow on resistance power MOSFETs with integrated controllogic. This
2010-01-30 16:22:0813 ; (ASPM™) productfamily. It is a full-bridge buffered power stage operatingwith an input voltage range of 2.0V to 5.5V. The devic
2010-01-30 16:23:2429 了解和故障排除Linear Distortion資料
Micro-reflection是Linear distortion的一種,是因為阻抗不匹配所造成的.Micro-reflection是Cable 網(wǎng)絡(luò)的共同問題,它影響反向信號質(zhì)量大于下
2010-03-27 16:31:0317 ABSTRACTBoth buffered and unbuffered CMOS B-series gates, inverters, and high-current IC
2010-07-09 21:38:107 • 10 MHz Sine and Square waveforms • Pulse, Ramp, Triangle, Noise, and DC waveforms
2010-08-09 11:17:579 The MagneRule Plus™ magnetostrictive linear displacementtransducer provides highly accurate
2010-08-25 10:58:3718 巴特勒振蕩器緩沖射頻電路圖(Buffered Butler oscillator RF circuit)
2008-11-21 18:48:581278
Pots, Pans, Logs, and Linear Digital Pots Create Arbitrary Voltage Curves
2009-04-16 16:07:401623 sawtooth generator that costs less than $3 and produces an auxiliary square wave at the same frequency. The generator is useful in a varie
2009-04-20 15:18:59978 Abstract: Linear digital potentiometers (pots) can be used in non-linear applications
2009-04-28 12:00:54519 sawtooth generator that costs less than $3 and produces an auxiliary square wave at the same frequency. The generator is useful in a varie
2009-05-07 10:16:13936 三角波發(fā)生器:Triangle-Wave Generator
A constant amplitude triangular-wave generator is shown in Figure 27. This circuit provides a
2009-05-16 16:36:157793 脈波產(chǎn)生器電路(Pulse generator)
2009-10-22 09:49:101867 Linear Technology Corporation推出同步降壓型DC/DC控制器LT3845
加利福尼亞州米爾皮塔斯 (MILPITAS, CA) – 2010 年 2 月 2 日 – 凌力爾特公司 (Linear Technology Corporati
2010-02-03 10:11:33843 數(shù)字躍升式(Digital Ramp)ADC是什么意思
背景知識:ADC按結(jié)構(gòu)分有很多種,按其采樣速度和精度可分為:
多
2010-03-24 13:33:352450 蘋果并不是美國最賺錢的大企業(yè),Linear技術(shù)( Linear Technology Corp. (LLTC))才是。根據(jù)彭博社的排名,在標(biāo)普500指標(biāo)股公司中,芯片商Linear技術(shù)的成績最好。評估包括了五個方面,當(dāng)中有利潤
2011-10-13 09:57:311134 In predominantly digital systems it is often necessaryto include linear circuit functions.
2011-12-30 14:25:5923 Xilinx公司推出的DSP設(shè)計開發(fā)工具System Generator是在Matlab環(huán)境中進行建模,是DSP高層系統(tǒng)設(shè)計與Xilinx FPGA之間實現(xiàn)的橋梁。在分析了FPGA傳統(tǒng)級設(shè)計方法的基礎(chǔ)上,提出了基于System Generator的
2013-01-10 16:51:2458 ICS307 Clock Generator。
2016-03-23 10:41:290 C24x Signal Generator Library,信號發(fā)生器。
2016-05-24 09:45:405 C28x Signal Generator Library。
2016-05-24 09:45:407 Xilinx FPGA工程例子源碼:System Generator的設(shè)計實例
2016-06-07 14:41:5722 PIC-GEN FREQUENCY GENERATOR/COUNTER by JOHN BECKER。
2016-08-19 16:51:110 During a VPWR ramp down the 8051W microcontroller comes out of reset incorrectly when VPWR
2016-12-05 15:23:561 Si52131-A11A is a high-performance, PCIe clock generator that can source two PCIe clocks
2017-09-11 13:00:5329 現(xiàn)在的FPGA算法的實現(xiàn)有下面幾種方法: 1. Verilog/VHDL 語言的開發(fā) ; 2. system Generator; 3. ImpulsC 編譯器實現(xiàn)從 C代碼到 HDL 語言; 4.
2017-11-17 14:29:067290 在FPGA平臺上應(yīng)用System Generator工具實現(xiàn)了高精度頻率估計Rife算法。不同于傳統(tǒng)的基于HDL代碼和IP核的設(shè)計方法,采用System Generator工具可以使復(fù)雜算法
2017-11-18 09:01:512208 Sometimes you just need a portable, simple waveform generator for debugging or demos.
2018-09-30 09:59:331855 了解如何使用Vivado System Generator for DSP進行點對點以太網(wǎng)硬件協(xié)同仿真。
System Generator提供硬件協(xié)同仿真,可以將FPGA中運行的設(shè)計直接整合到Simulink仿真中。
2018-11-23 06:02:004262 RAMP“分析優(yōu)先”邊緣架構(gòu)可最小化數(shù)據(jù)處理量,最大限度地延長智能音箱、可穿戴設(shè)備和物聯(lián)網(wǎng)產(chǎn)品的電池壽命。
2019-07-10 11:13:512533 斜坡信號指令RAMP的編程手冊截圖如下圖23-1所示,有4個操作數(shù),僅適用于16位,無脈沖執(zhí)行型。
2021-01-17 09:54:468375 Companion Transport Layer RTL Code Generator Tool
2021-01-27 23:45:307 LINEAR公司30年的模擬工程優(yōu)勢
2021-05-12 12:57:230 linear 仿真(深圳市核達中遠(yuǎn)通電源技術(shù)有限公司上市)-具有高準(zhǔn)確度和專門庫文件的模擬電路設(shè)計仿真軟件
2021-09-29 09:51:324 Linear電源芯片大全(硬件設(shè)計必備)(高頻開關(guān)電源技術(shù)及應(yīng)用答案)-Linear電源芯片大全(硬件設(shè)計必備),看看選型資料。
2021-09-29 13:59:2982 project_generator.zip
2022-04-14 09:46:040 strong-password-generator.zip
2022-05-07 10:40:450 ./oschina_soft/vscode-theme-generator.zip
2022-05-19 09:27:280 ./oschina_soft/generator-hubot.zip
2022-05-27 10:42:340 ./oschina_soft/openapi-generator.zip
2022-06-13 10:03:451 ./oschina_soft/gitee-Schematic-Library-Generator.zip
2022-06-23 10:58:264 Stub Generator V.1.00 用戶手冊
2023-04-27 19:44:570
評論
查看更多