準方波整流在電壓調整模塊（VRM）中的應用??

摘要：電壓調整模塊（VRM）是針對微處理器等典型數據處理電路開發的電源模塊。對VRM現在常用的拓撲進行了回顧，指出了其存在的缺陷，從而引入準方波整流電路，應用交錯并聯技術的多通道交錯并聯準方波拓撲在輸入電壓等于兩倍輸出電壓時具有最優的性能。但低輸入電壓引入了輸入濾波器過大等系統設計問題。為此給出了高輸入電壓、隔離式準方波電路的設計思路。分析表明，在結合磁集成技術后，這些隔離式準方波拓撲具有相當的應用價值。

關鍵詞：直流/直流變換器；電壓調整模塊；準方波；交錯并聯；低壓/大電流?

Research of Quasi Square Wave Rectification in Voltage Regulator Module(VRM)

SHEN Bo- xiu, QIN Hai- hong, GONG Chun- ying?

Abstract:The microprocessors return to low voltage and high current. This imposes difficulties on voltage regulator module(VRM) design. With the review of VRM topologies, quasi? square? wave (QSW) rectification is presented in detail. Considering the steady state ripple cancellation and transient response, it is ideal for the interleaving QSW VRM to have an input voltage equal to twice the output voltage. However, the low voltage will introduce many problems, especially at the input filter. To solve this problem, high input voltage, fast VRMs with a transformer are proposed. It is expected to have good transient performance and high efficiency, when incorporating integrated magnetics technology.

Keywords:DC/DC converter; Voltage regulator module; Quasi square wave; Interleaving; Low-voltage/high-current? 　

1? 引言

??? 電壓調整模塊（VRM）是分布式電源系統中的核心部件。它緊靠在需要供電的負載旁，可根據負載要求，提供經嚴格調節的低輸出電壓、大電流，并具有快動態響應的電源[1,2]。

??? 如圖1所示，現今VRM大多采用常規Buck或同步整流Buck拓撲。為優化控制環參數設計，在整個負載變化范圍內，Buck型拓撲一般按連續工作模式(CCM)設計、選擇電路參數。為保證在大于Iomin的所有負載范圍內，電感電流都能連續。輸出濾波電感L要滿足式（1）

????? L≥?? (1)

式中：D為占空比；

????? Uin為輸入電壓；

????? Uo為輸出電壓；

????? Io為滿載電流；

????? fs為開關頻率。

(a)? 常規Buck拓撲???????????????? ? (b)? 同步整流Buck拓撲

圖1? Buck拓撲

??? 式(1)計算所得的電感值較大(典型值為2～4μH)，限制了功率級能量傳輸速度，負載瞬態變化所需要（或產生）的能量幾乎全部由輸出濾波電容提供（或吸收）。為使輸出電壓不致超出所允許的變化范圍，就必須增加輸出濾波電容（一般采用多電容并聯以減小ESR和ESL），致使電源的體積重量增大，功率密度降低，也增加了整機制造成本。由此可見，同步整流Buck電路難以滿足新一代微處理芯片發展對電源的要求。

??? 盡管提高開關頻率可以減小濾波電感，提高VRM的動態響應速度，但同時也帶來了更多難以解決的問題。如：變換器的開關損耗和驅動損耗隨著頻率的升高大大增加，磁性元件和功率器件的性能變差等，不能滿足應用場合的要求。

??? 為了克服同步整流Buck電路在瞬態響應等方面存在的不足，文獻[3]提出一種準方波整流工作方式的拓撲結構。本文將針對這類準方波整流方式在VRM中的應用進行具體的分析。

2? 準方波（QSW）整流

??? 圖2給出了準方波整流Buck電路及其工作原理波形，其電路結構與同步整流Buck電路相同。具體工作原理分析見文獻[3]。

圖2準方波整流Buck電路及原理波形

??? 準方波整流方式保證在所有負載變化范圍內，電感電流都連續（從正到負變化），輸出濾波電感值按其電流峰?峰值為2倍的滿載電流來選取。

???? L≤?(2)

??? 從式(1)和式(2)可見，與同步整流Buck相比，準方波整流拓撲的輸出濾波電感降低了10倍左右，大大提高了功率級的響應速度。而且Q1和Q2均可實現零電壓開通，降低了開關損耗和柵極驅動損耗。

??? 但QSW電路也存在較多問題，主要表現在：

??? 1）輸出濾波電感電流紋波較大，使流過開關管的電流有效值增大，通態損耗增加；

??? 2）需要很大的輸出濾波電容濾除紋波；

??? 3）大的紋波電流亦使磁性元件的損耗增加，使應用QSW拓撲的VRM整機效率低于同步整流Buck拓撲。

??? 為了減小QSW電路輸出電流的紋波，同時又能滿足快速瞬態響應的要求，結合交錯并聯技術，應運而生“多通道交錯并聯準方波整流”拓撲。

3? 多通道交錯并聯準方波整流

??? 如圖3所示，為雙通道交錯并聯QSW拓撲，及其電感電流交錯疊加示意圖。紋波互消比例K(Io紋波峰?峰值與IL1或IL2紋波峰?峰值的比值)與占空比D的對應關系如圖5(a)所示。只有當D=0.5，即Uin=2Uo時，才有完全的紋波互消作用（輸出電流實現零紋波）。

圖3? 雙通道交錯并聯QSW Buck及電感電流交錯疊加示意圖

??? 進一步，可以實現四通道交錯并聯QSW拓撲（如圖4），其紋波互消比例K與占空比D的對應關系如圖5(b)所示。只有當占空比為0.25、0.5、0.75時，紋波才可以完全互消。如果占空比不等于以上值，只能實現部分紋波互消。而且，四通道交錯并聯的紋波互消作用，比雙通道交錯并聯好。也即，交錯并聯的通道數目越多，紋波互消作用越好。

圖4? 四通道交錯并聯QSW Buck及電感電流交錯疊加示意圖

(a)? 雙通道????????????????????????????????????????? ? (b)? 四通道

圖5? 紋波互消比例

3.1? 優化的輸入與輸出電壓關系Uin=2Uo

??? 在雙、四通道交錯并聯QSW電路中，如果把D=0.5（對應Uin=2Uo）作為穩態占空比，不僅可以實現穩態工作時的輸出電流零紋波，大大減輕輸出濾波電容的穩態紋波設計壓力。而且可以實現對稱的瞬態響應[4,5]，如圖6所示。

(a)? 負載突加?? (b)? 負載突卸

(c)? 輸出電壓過沖

圖6? 負載突變與輸出電壓過沖

??? 1)負載突加? 出現輸出電壓下沖，為及時響應可實現D=1滿占空比工作，整個開關周期輸出濾波電感上的壓降都為＋(Uin－Uo)，使電感電流迅速提升，對應；

??? 2)負載突卸? 出現輸出電壓上沖，為及時響應，占空比可以降為D=0工作，對應整個開關周期，輸出濾波電感上的壓降都為－Uo，使電流迅速下降，對應。

??? 因此，從交錯并聯QSW拓撲本身來看，滿足Uin=2Uo可使VRM輸出電壓的上沖和下沖具有對稱的幅值，濾波參數實現優化設計，較具吸引力。

3.2? Uin=2Uo在整個電源系統中的缺陷及對策

??? 在計算機電源系統中，VRM一般與其它部件公用電源總線，為了減小VRM的負載突變對這一公用總線電壓的影響，必須在其輸入端加一個輸入濾波器，以保證公用總線電壓不受負載突變影響[6]。其中，輸入濾波電容Cin與輸入電壓Uin的對應關系如圖7所示。

圖7? Cin與Vin的關系曲線

??? 隨著處理器工作電壓的進一步降低（最新已提出1V以下的要求），若按照Uin=2Uo的優化關系，VRM的Uin僅為2V左右，將需要高達mF量級的輸入濾波電容；而且這么低的Uin將對應很高的Iin，增加了線路損耗，使銀盒與母板之間本已很復雜的連接線變得更難設計。而隨著Uin的升高，Cin將與Uin成平方反比的關系遞減。當Uin提高為48V左右時，Cin降為數十μF量級，從而使得VRM的整機尺寸能夠滿足越來越高的功率密度要求。

??? 可見，從電源系統角度考慮，在滿足安規要求的情況下，希望VRM的輸入總線電壓越高越好。

??? 為了解決多通道交錯并聯QSW電路中，Uin=2Uo與電源系統要求之間的矛盾，考慮引入隔離變壓器，把高總線輸入電壓變換為低輸入電壓，同時結合交錯并聯QSW技術，得到所希望的低輸出電壓。基本思路有兩種。

??? 1）兩級結構? DC/DC(高壓/低壓)前級＋多通道交錯并聯QSW后級，該方案的關鍵在于前級低壓DC輸出的得到。

??? 2）隔離式多通道交錯并聯QSW拓撲采用隔離式拓撲，結合QSW和交錯并聯技術，實現高總線輸入電壓到低壓輸出的變換。

4? 應用QSW的隔離式拓撲

4.1? 兩級方案

??? 兩級方案中，前級的DC/DC(高壓/低壓)變換，可采用的拓撲形式較多。如果采用常規方法，必然要一套完整的控制電路、閉環設計，增加了元器件數和整機的復雜程度。這里采用如圖8所示的“對稱半橋全波整流＋雙通道交錯并聯QSW”拓撲。原邊開關S1、S2采用開環控制，固定在滿占空比工作，變壓器繞組上得到對稱的方波電壓，整流后得到較理想的低壓直流。副邊SR1、SR2管采用自驅動方法，QSW中的SR3－SR6采用與雙通道交錯并聯QSW電路相同的控制方法。這種方案大大簡化了控制電路設計。

圖8? 對稱半橋全波整流＋雙通道交錯并聯QSW拓撲及其主要工作波形

4.2? 隔離式多通道交錯并聯QSW拓撲

??? 在常用的隔離式拓撲中，正激變換器必須留有一定量的占空比用于變壓器鐵芯的磁復位。在負載突升時，一個周期中必須留有一段時間用于電感放能，這就使得正激式拓撲的響應速度要比QSW電路慢。而為了滿足快速響應的要求，必然要大大增大磁性元件的體積，以保證負載突升期間，變換器快速提升占空比時，電感和變壓器不會飽和。

??? 反激式拓撲存在相似的問題。負載突升時，必須首先給磁化電感儲能，然后再從原邊向副邊傳送能量。這使得響應出現延遲。

??? 變壓器對稱工作的推挽、橋式電路，可以在整個周期都從原邊向副邊傳送能量。因而可以具備與QSW電路相似的快速響應。考慮到推挽拓撲存在變壓器漏感引起的關斷電壓尖峰等問題，全橋電路需要四管、驅動復雜等問題，在相對較高輸入電壓時(如48V總線電壓)，采用對稱半橋電路作為主電路拓撲。副邊整流電路可采用全波整流結構或倍流整流結構。

??? 如圖9所示，讓對稱半橋全波整流電路按照QSW方式工作，在所有負載范圍內電感電流都從正到負變化，則可實現原邊開關管在開通之前，電感電流反映到原邊，流過即將開通的開關管的體二極管，實現ZVS。而且在負載突升時，輸出濾波電感的等效占空比可達到100％，整個周期都會有正壓加在輸出濾波電感上，來提升電流；負載突降時，濾波電感的等效占空比可以為0％，整個周期都會有負壓加在電感上，來降低電流。具有與單通道QSW電路相似的動態響應特性。應用交錯并聯技術，把兩個對稱半橋全波整流電路并聯起來(如圖10所示)，取穩態占空比為0.5，可實現完全的輸出電流紋波互消作用，大大減小輸 出 濾 波 器 ， 在 負 載 突 升 和 負 載 突 降 時 ， 具 有 對 稱 的 快 速 動 態 響 應 。

圖9? 對稱半橋全波整流電路及QSW工作波形

圖10? 交錯并聯對稱半橋全波整流電路

??? 圖11為對稱半橋倍流整流拓撲，兩個輸出濾波電感的電流相位相差180°，與雙通道交錯并聯拓撲存在相似的電感電流紋波互消作用，對應D=0.5時，可以實現完全的電流紋波互消作用（輸出電流紋波為零）。在應用于負載對動態響應要求不高的場合時，可以把穩態占空比選定為0.5，從而大大減小輸出濾波器的體積。但對于數據處理器這類對動態響應有較高要求的負載時，不能把0.5這一滿占空比作為穩態占空比。但當D偏離0.5時，其紋波互消作用則會大大削弱，限制了輸出濾波器參數的取小，降低了功率級的能量傳輸速度。在這種情況下利用交錯并聯技術，把兩個對稱半橋倍流整流拓撲進行交錯并聯，如圖12所示，則可實現與四通道交錯并聯QSW電路相似的紋波互消作用（Dmax<0.5）此時，若把穩態占空比定在0.25，則可實現穩態時完全的紋波互消作用，輸出濾波電感也可以取得很小，從而在負載突升(D：0.25→0.5)和突降(D：0.25→0)時，具有對稱的快動態響應。

圖11? 對稱半橋倍流整流拓撲

圖12? 交錯并聯對稱半橋倍流整流拓撲及其原理波形

??? 值得指出的是，這些交錯并聯結構的拓撲特別適合于應用磁集成技術。可采用多通道電感集成方案及電感和變壓器的集成方案[7][8]。從而大大減小磁性元件所占的總體積，簡化電路布局、封裝設計，與分立磁性元件相比，具有顯著的優越性。

5? 結語

??? 本篇針對微處理器應用場合，對其供電電源VRM進行了拓撲分析，指出現有拓撲的缺陷，從而引出準方波整流方式，并結合交錯并聯技術，對多通道交錯并聯QSW電路進行了分析，在此基礎上，給出適合高總線輸入電壓要求的隔離式交錯并聯QSW方案，對各電路特點進行了闡述。本文分析有助于QSW在VRM中的合理選用和電路制作。

參考文獻

[1]? Fred C.Lee and Xunwei zhou.Investigaion of Power Management Issues for Future Generation Miroprocessors[C].Seminar,Center of Power Electronics System,Virginia,USA.

[2] Michael T.Zhang, Milan M.Jovanovic and Fred C.Lee.Design Considerations for Low-Voltage On-Board DC-DC Modules for Next Generations of Data Processing Circuits[J].IEEE Transactions on Power Electronics,1996,11(2).

[3] Xunwei Zhou, Xingzhu Zhang,Jiangang Liu, Pit-leong,Jiabin Chen,Ho-PuWu,Luca Amoroso,Fred C.Lee,and Dan Y.Chen.Investigation of Candidate VRM Topologies for future Microprocessors[C].IEEE APEC′ 1998 conf.

[4] P.Wong,X.Zhou,J.Chen,H.Wu,L.Amoroso,J.Liu,F.C.Lee, X.Zhang and D.Y.Chen.VRM Transient Study and Output Filter Design for Future Processors[C].VPEC Seminar 1997.

[5] Yuri Panov and Milan M.Jovanovic.Design and Performance Evaluation of Low-Voltage/High-Current DC/DC On-Board Modules[C].APEC′ 1999:545～ 552.

[6] Pit-Leong,Xunwei Zhou,Bo Yang and Fred C.Lee.Fast VRM with High Input Voltage[C].VPEC Seminar 1998.

[7] W.Chen,F.C.Lee,X.Zhou and P.Xu.Integrated Planar Inductor Scheme for Multi-module interleaved Quasi-Squre-Wave DC/DC Converter[C].IEEE PESC′ 1999.

[8] Pit-Leong, Xunwei Zhou,Bo Yang, Peng Xu and Fred C.Lee. Quasi-Square-Wave Rectification for Front-End DC/DC Converters[C].IEEE PESC′ 2000.