為統籌電路設計較全面的知識點，本人將在近期推出電路設計中各種常用器件與設計理念，如基本元器件電阻、電容、電感、二極管保護，存儲器件SDRAM、FLASH，PCB設計工藝DCDC電源、PCB板布線設計工藝等，希望能為大家提供些許參考。

在電路設計中，經常需要使用匹配電阻，如閉路電視同軸電纜、時鐘數據線等，如果阻抗不匹配會有什么不良后果呢？如果不匹配，則會形成反射，能量傳遞不過去，降低效率；會在傳輸線上形成駐波（簡單的理解，就是有些地方信號強，有些地方信號弱），導致傳輸線的有效功率容量降低；功率發射不出去，甚至會損壞發射設備。

關于串聯匹配電阻其作用：

1、概述：

高速信號線中才考慮使用這樣的電阻，低頻情況下，一般是直接連接。這個電阻有兩個作用：

① 阻抗匹配：因為信號源的阻抗很低，跟信號線之間阻抗不匹配，串上一個電阻后，可改善匹配情況，以減少反射，避免振蕩等。

② 減少信號邊沿的陡峭程度：可以減少信號邊沿的陡峭程度，從而減少高頻噪聲以及過沖等。因為串聯的電阻，跟信號線的分布電容以及負載的輸入電容等形成一個RC 電路，這樣就會降低信號邊沿的陡峭程度大家知道，如果一個信號的邊沿非常陡峭，含有大量的高頻成分，將會輻射干擾，另外，也容易產生過沖。

2、 詳述（阻抗匹配）

阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。

阻抗匹配分為低頻和高頻兩種情況討論。

我們先從直流電壓源驅動一個負載入手，由于實際的電壓源，總是有內阻的，我們可以把一個實際電壓源，等效成一個理想的電壓源跟一個電阻r串聯的模型。假設負載電阻為R，電源電動勢為U，內阻為r，那么我們可以計算出流過電阻R的電流為：

對于一個給定的信號源，其內阻r是固定的，而負載電阻R則是由我們來選擇的注意式中［（R-r）2/R］，當R=r時，［（R-r）2/R］可取得最小值0，這時負載電阻R上可獲得最大輸出功率Pmax=U2/（4×r）即，當負載電阻跟信號源內阻相等時，負載可獲得最大輸出功率，這就是我們常說的阻抗匹配之一。對于純電阻電路，此結論同樣適用于低頻電路及高頻電路。當交流電路中含有容性或感性阻抗時，結論有所改變，就是需要信號源與負載阻抗的的實部相等，虛部互為相反數，這叫做共扼匹配。

匹配電阻下低頻電路與高頻電路的比較：

① 在低頻電路中，我們一般不考慮傳輸線的匹配問題，只考慮信號源跟負載之間的情況，因為低頻信號的波長相對于傳輸線來說很長，傳輸線可以看成是“短線”，反射可以不考慮（可以這么理解：因為線短，即使反射回來，跟原信號還是一樣的）。

從以上分析我們可以得出結論：如果我們需要輸出電流大，則選擇小的負載R；如果我們需要輸出電壓大，則選擇大的負載R；如果我們需要輸出功率最大，則選擇跟信號源內阻匹配的電阻R。

注：有時阻抗不匹配還有另外一層意思，例如一些儀器輸出端是在特定的負載條件下設計的，如果負載條件改變了，則可能達不到原來的性能，這時我們也會叫做阻抗失配。

② 在高頻電路中，我們還必須考慮反射的問題。當信號的頻率很高時，則信號的波長就很短，當波長短得跟傳輸線長度可以比擬時，反射信號疊加在原信號上將會改變原信號的形狀。如果傳輸線的特征阻抗跟負載阻抗不相等（即不匹配）時，在負載端就會產生反射。

為什么阻抗不匹配時會產生反射以及特征阻抗的求解方法，牽涉到二階偏微分方程的求解，在這里我們不細說了，有興趣的可參看電磁場與微波方面書籍中的傳輸線理論傳輸線的特征阻抗（也叫做特性阻抗）是由傳輸線的結構以及材料決定的，而與傳輸線的長度，以及信號的幅度、頻率等均無關。

例如，常用的閉路電視同軸電纜特性阻抗為75Ω，而一些射頻設備上則常用特征阻抗為50Ω的同軸電纜。另外還有一種常見的傳輸線是特性阻抗為300Ω的扁平平行線，這在農村使用的電視天線架上比較常見，用來做八木天線的饋線因為電視機的射頻輸入端輸入阻抗為75Ω，所以300Ω的饋線將與其不能匹配實際中是如何解決這個問題的呢？不知道大家有沒有留意到，電視機的附件中，有一個300Ω到75Ω的阻抗轉換器（一個塑料封裝的，一端有一個圓形的插頭的那個東東，大概有兩個大拇指那么大）它里面其實就是一個傳輸線變壓器，將300Ω的阻抗，變換成75Ω的，這樣就可以匹配起來了。這里需要強調一點的是，特性阻抗跟我們通常理解的電阻不是一個概念，它與傳輸線的長度無關，也不能通過使用歐姆表來測量為了不產生反射，負載阻抗跟傳輸線的特征阻抗應該相等，這就是傳輸線的阻抗匹配。如果是電路板上的高速信號線與負載阻抗不匹配時，會產生震蕩，輻射干擾等。

當阻抗不匹配時，有哪些辦法讓它匹配呢？

① 可以考慮使用變壓器來做阻抗轉換，就像上面所說的電視機中的那個例子那樣。

② 可以考慮使用串聯/并聯電容或電感的辦法，這在調試射頻電路時常使用。

③ 可以考慮使用串聯/并聯電阻的辦法，一些驅動器的阻抗比較低，可以串聯一個合適的電阻來跟傳輸線匹配，例如高速信號線，有時會串聯一個幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯電阻的方法，來跟傳輸線匹配，例如，485總線接收器，常在數據線終端并聯120歐的匹配電阻。

為了幫助大家理解阻抗不匹配時的反射問題，我來舉兩個例子：假設你在練習拳擊——打沙包如果是一個重量合適的、硬度合適的沙包，你打上去會感覺很舒服但是，如果哪一天我把沙包做了手腳，例如，里面換成了鐵沙，你還是用以前的力打上去，你的手可能就會受不了了——這就是負載過重的情況，會產生很大的反彈力相反，如果我把里面換成了很輕很輕的東西，你一出拳，則可能會撲空，手也可能會受不了——這就是負載過輕的情況。

另一個例子，不知道大家有沒有過這樣的經歷：就是看不清樓梯時上/下樓梯，當你以為還有樓梯時，就會出現“負載不匹配”這樣的感覺了當然，也許這樣的例子不太恰當，但我們可以拿它來理解負載不匹配時的反射情況

附：淺談四層板和33歐電阻

選用四層板不僅是電源和地的問題，高速數字電路對走線的阻抗有要求，二層板不好控制阻抗。33歐電阻一般加在驅動器端，也是起阻抗匹配作用的；布線時要先布數據地址線，和需要保證的高速線。

在高頻的時候，PCB板上的走線都要看成傳輸線。傳輸線有其特征阻抗，學過傳輸線理論的都知道，當傳輸線上某處出現阻抗突變（不匹配）時，信號通過就會發生反射，反射對原信號造成干擾，嚴重時就會影響電路的正常工作采用四層板時，通常外層走信號線，中間兩層分別為電源和地平面，這樣一方面隔離了兩個信號層，更重要的是外層的走線與它們所靠近的平面形成稱為“微帶”（microstrip） 的傳輸線，它的阻抗比較固定，而且可以計算。對于兩層板就比較難以做到這樣。這種傳輸線阻抗主要與走線的寬度、到參考平面的距離、敷銅的厚度以及介電材料的特性有關，有許多現成的公式和程序可供計算。

33歐電阻通常串連放在驅動的一端（其實不一定33歐，從幾歐到五、六十歐都有，視電路具體情況） ，其作用是與發送器的輸出阻抗串連后與走線的阻抗匹配，使反射回來（假設解收端阻抗沒有匹配） 的信號不會再次反射回去（吸收掉），這樣接收端的信號就不會受到影響。接收端也可以作匹配，例如采用電阻并聯，但在數字系統比較少用，因為比較麻煩，而且很多時候是一發多收，如地址總線，不如源端匹配易做。

注：這里所說的高頻，不一定是時鐘頻率很高的電路，是不是高頻不止看頻率，更重要是看信號的上升下降時間。通常可以用上升（或下降） 時間估計電路的頻率，一般取上升時間倒數的一半，比如如果上升時間是1ns，那么它的倒數是1000MHz，也就是說在設計電路是要按500MHz的頻帶來考慮。有時候要故意減慢邊緣時間，許多高速IC其驅動器的輸出斜率是可調的。