?

　　目前， 我國網絡產品檢測的技術水平和能力與國際上存在較大差距，協議一致性測試產品的設計大多停留在測試方法的理論研究上，在協議測試的通用平臺方面還缺乏較好的解決方案。

　　1 網絡協議一致性測試概述

　　網絡協議的一致性測試是一種功能性的黑盒測試，通常包括靜態測試和動態測試兩類。靜態測試是指協議實現者向測試方提交“協議實現一致性聲明”與協議中的靜態一致性要求相比較，動態測試是運行測試集對DUT(Device under Test)進行測試。

　　協議一致陛測試包括三個階段：第一階段是測試生成，為特定協議產生獨立于所有協議實現的抽象測試集;第二階段是測試實現，把抽象測試集中的測試例轉換成可執行的測試例;第三階段為測試執行，在特定的DUT上執行測試用例。

　　通用網絡協議一致性測試平臺用于動態測試，也分為三個階段：第一階段是對一個指定的協議生成一個測試套集，根據協議的要求，這個測試套集可以在實現前對收發雙方進行的交互進行完全設定，或者在某些需要雙方互動(字段值需要對方的數據來進行填寫)的字段給出一個變量。第二階段是按照這個測試套集對被測設備的協議實現(DUT)進行黑盒測試;第三個階段是通過比較DUT的實際輸出與預期輸出的異同，從而實現網絡協議的一致性測試。

　　通用平臺對各個不同的協議可支持生成不同的測試套集，分別進行測試和一致性對比。

　　2 通用平臺組成

　　通用平臺由控制臺、測試機兩部分組成。其中控制臺負責配置測試套集的策略、測試結果的統計分析及人機交互;測試機負責生成或接收測試套集，然后生成測試流發送到被測設備;并從被測設備接收測試數據;然后將數據返回控制臺。如圖1所示。

?

　　2.1 控制臺

　　控制臺硬件可以是一臺PC機，其網卡與測試機控制口相連。在高層通過人機對話界面，對協議、算法及網絡參數進行配置，對測試套集生成模式及使用方式等進行策略設置;通過驅動程序與測試機進行通信，向測試機輸入測試套集的參數配置，并接收測試機輸出的結果;并對測試結果進行統計分析。

　　軟件模塊包括界面模塊、協議接口模塊、算法接口模塊、網絡接口模塊、通信模塊、統計分析模塊。

　　2.2 測試機

　　2.2.1 硬件組成

　　測試機硬件采用高性能、高可靠性、高穩定性的嵌入式多核處理器平臺。配置高速100M、1000M自適應以太網口，可擴展的大容量DDR2內存和大容量的Flash空間。硬件框圖如圖2所示，多核處理器平臺的核心部件為CPU、CPLD和FPGA。

?

　　CPU主要用于接收來自控制機的網絡、協議、算法參數并生成實現網絡協議的測試套集，它可以直接對被測設備發送或者接收測試流，或者通過自定義總線將測試套集存儲在SRAM中，以實現快速的測試;它還實現對外圍配套器件的控制，包括DDR、Flash、噪聲、日歷時鐘以及譯碼等。CPU的PCI總線轉換出一個網絡，作為測試機的控制口，與控制機進行通信。CPU的串口總線接出一個RS232串口。

　　CPLD主要用于CPU啟動、數據總線的譯碼、FPGA邏輯配置等處理。

　　FPGA主要用于網絡接口處理和測試流發送、接收。首先，它提供兩個軟MAC核與PHY芯片相連實現DUT的發送和接收網口;其次，它提供另外兩個軟MAC核可以允許CPU直接與DUT進行發送接收測試流;也可以調用外部SRAM實現測試流發送接收等操作。FPGA和CPU之間有兩種不同的通訊接口，一種是數據總線接口，用于傳輸基本配置信息、狀態信息和SRAM數據;一種是RGMII網口接口，用于傳輸測試流數據。