可設(shè)計(jì)的實(shí)驗(yàn)和測(cè)量平臺(tái)

什么讓Red Pitaya在于其他設(shè)備相比中脫穎而出？這是因?yàn)樗O(shè)計(jì)為通用的平臺(tái)，透過(guò)“Bazaar”—一個(gè)在線入口類似智能手機(jī)的應(yīng)用程序商店，可為不同用戶配置。這篇文章探討了如何透過(guò)較靈活的硬件和開(kāi)放原始碼的軟件來(lái)實(shí)現(xiàn)。

硬件

硬件平臺(tái)的核心是一個(gè)包含了一個(gè)雙核心的ARM處理器，接口設(shè)備和FPGA為一封包的Xilinx Zynq system-on-chip (SoC)。ARM和接口設(shè)備統(tǒng)稱為“處理系統(tǒng)”(PS)，并且提供給運(yùn)行操作系統(tǒng)和應(yīng)用軟件的計(jì)算機(jī)。此系統(tǒng)有512 MB的RAM，Micro SD卡用于儲(chǔ)存，最多支持?jǐn)U充達(dá)32 GB，也可以通過(guò)千兆位的以太網(wǎng)絡(luò)和USB的UART端口來(lái)連接。

FPGA提供28000可程序化的RAM和DSP芯片。這是為了提供主要的ADCs和DACs接口，并且支持硬件方面的處理，加上常見(jiàn)的接口和擴(kuò)充等。

Red Pitaya的高速數(shù)字轉(zhuǎn)換器提供兩個(gè)模擬輸入和兩個(gè)模擬輸出——125 MS / s的速度和14位分辨率，并且透過(guò)FPGA和AXI總線連接到PS。上圖可以看到FPGA RTL模塊文件中的一部分ASCII流程圖，并且和Zynq外部引腳、PS、應(yīng)用程序模塊連接在一起。

一個(gè)模擬擴(kuò)充連接器提供了四個(gè)低速模擬輸入和四個(gè)低速模擬輸出，每個(gè)在100 kS/s和12位分辨率。板子另一面還有類似的連接器，提供16個(gè)由FPGA GPIOs組成的數(shù)字?jǐn)U充頭。

菊煉板通過(guò)兩個(gè)SATA連接器，每個(gè)皆提供兩對(duì)差動(dòng)對(duì)，并支持高達(dá)500 Mbps的數(shù)據(jù)傳輸速率。請(qǐng)注意， SATA并不支持驅(qū)動(dòng)，連接器只是由于其性能和低成本的常用的纜線所組成，而常被使用。

軟件

板子上面運(yùn)行從Xilinx sources下載的Linux3.9.0版本，帶有一個(gè)由BusyBox構(gòu)成的ramdisk。接電源時(shí)，將從SD卡加載以下文件:
? boot.bin：包含第一階段的bootloader，F(xiàn)PGA image和U-Boot bootloader。
? uImage: Linux 內(nèi)核。
? devicetree.dtb:Linux設(shè)備分支圖（描述外圍設(shè)備等）
? uramdisk.image.gz:包含root文件系統(tǒng)的ramdisk

一旦啟動(dòng)了高效能和低內(nèi)存的web服務(wù)器，nginx就啟用了。這是用來(lái)提供HTML和JavaScript的網(wǎng)站應(yīng)用程序給客戶端瀏覽器。接著連接到一個(gè)控制器,一個(gè)服務(wù)器端Linux應(yīng)用程序,這依次經(jīng)由ADCs和DACs等接口接口連接到FPGA。所以，每個(gè)應(yīng)用程序由三個(gè)部分組成:一個(gè)web用戶界面,服務(wù)器端控制器和FPGA模塊。

命令行工具同樣可以使用,這些可以透過(guò)SSH遠(yuǎn)程執(zhí)行,使諸如GNU Octave和Matlab的整合成為可能，并且對(duì)測(cè)試和除錯(cuò)是有用的。這些也是Linux二進(jìn)制程序和在軟件體系結(jié)構(gòu)的控制器旁,通過(guò)這個(gè)接口連接到FPGA并且與ADCs和DACs相連接。目前已提供兩種類似工具，分別為信號(hào)的產(chǎn)生和取樣。

開(kāi)發(fā)者

示波器應(yīng)用控制器的部分main.c文件
RedPitaya GitHub 知識(shí)庫(kù)包含的原始碼：
? FPGA設(shè)計(jì)資源 (/FPGA/)
? Linux核心、U-boot、root文件系統(tǒng) (/OS/)
? Nginx和控制器模塊加載程序等 (/Bazaar/)
? Web應(yīng)用(/Applications/)
? 命令行工具(/Test/)

注意,操作系統(tǒng)子目錄不包含完整的Linux和U-boot,他們是從其他地方復(fù)制,而不是只包含特定平臺(tái)的補(bǔ)丁和配置等。

FPGA可以使用WebPack, Xilinx ISE或者Vivado設(shè)計(jì)軟件生成比特流，而不是使用GUI。這些驅(qū)動(dòng)使用執(zhí)行腳本和命令行工具的makefile-based構(gòu)建的系統(tǒng)。

Web應(yīng)用程序，HTML和JavaScript代碼可以使用文本編輯器進(jìn)行編輯。控制器和命令行工具都是用C語(yǔ)言編寫(xiě)的,并且可以使用PC的ARM編譯程序進(jìn)行編譯。和大多數(shù)Linux發(fā)行版相比，它只需要幾個(gè)命令來(lái)安裝一個(gè)ARM工具鏈。

應(yīng)用程序必須被給予唯一的應(yīng)用程序ID,放在一個(gè)同一名稱的目錄內(nèi),然后打包為ZIP文件，才能通過(guò)Bazaar來(lái)做發(fā)布。除了web應(yīng)用程序和控制器,它還必須包含一個(gè)圖標(biāo),和帶有名字、文件和版本等的JSON文件。

目前所有應(yīng)用程序使用相同的嵌入在boot.bin中的FPGA比特流。這對(duì)于許多新的應(yīng)用領(lǐng)域?qū)⑹亲銐虻摹Ｈ欢?它也可以分發(fā)常見(jiàn)的比特流作為應(yīng)用程序的一部分,實(shí)現(xiàn)修改和新的以FPGA為依據(jù)的DSP,并能夠控制其他設(shè)備和透過(guò)GPIO與外部周邊界面做連結(jié)。

結(jié)論

使用可編輯Zynq SoC為整合數(shù)字轉(zhuǎn)換器和實(shí)現(xiàn)硬件的信號(hào)處理的自定義I / O，提供了一個(gè)良好的解決方案。因?yàn)樗歉叨瓤膳渲玫模绻阆肜闷淙抗δ荛_(kāi)發(fā)新的應(yīng)用程序，可能要有一個(gè)學(xué)習(xí)曲線,。然而,許多新的應(yīng)用程序就可以簡(jiǎn)單地按原樣或相對(duì)較小的修改來(lái)使用現(xiàn)有的FPGA設(shè)計(jì)。

建立在Linux和web技術(shù)，很容易想象Red Pitaya可以定制和擴(kuò)展許多不同的方式。例如,用于日志記錄到本地或遠(yuǎn)程數(shù)據(jù)庫(kù),通過(guò)SNMP發(fā)送警報(bào),或通過(guò)公共API整合在線服務(wù)。

最后, 除了在wiki上面提供文文件，同時(shí)提供結(jié)構(gòu)良好的原始碼，并且?guī)в写罅康脑u(píng)論和ASCII art diagrams,。所有的工作都是為了使初次使用這個(gè)平臺(tái)的開(kāi)發(fā)者能夠更加容易運(yùn)行。