協(xié)議感知

今天，并不是所有的數(shù)字和MEMS器件可以針對已知的結(jié)果向量進行測試。例如，給PDM（脈沖密度麥克風(fēng)）一個激勵信號，由于PDM的模擬特性，每次測試得到的比特流都會不一樣。為了獲得此類待測設(shè)備相關(guān)的有意義結(jié)果，首先需要根據(jù)相應(yīng)協(xié)議解碼數(shù)字流，之后再比較結(jié)果。使用開放式FPGA，您可以對測試系統(tǒng)進行配置，在FPGA上執(zhí)行PDM協(xié)議，而不是將其傳輸?shù)?a target="_blank">CPU上進行解讀。從更寬泛的角度來說，您今天可以對FPGA進行配置來執(zhí)行PDM協(xié)議，明天也可對同一個FPGA進行重新配置來執(zhí)行其他協(xié)議，以測試數(shù)字溫度傳感器、加速度計、或MEMS器件。

在圖2中，協(xié)議并不是在CPU上執(zhí)行，而是在FPGA上。正因為如此，該測試系統(tǒng)可以支持快速握手腳本，適應(yīng)精確等待周期等協(xié)議行為，并根據(jù)該通信做出決策。這種方法不僅可以讓您接收來自DUT的更高層數(shù)據(jù)，如PDM麥克風(fēng)解碼后的模擬數(shù)據(jù)，而且也可以讓您使用更高級別的命令來編寫測試腳本。

圖2. FPGA可用于處理協(xié)議，使其感知總線所使用的協(xié)議。

閉環(huán)測試：功率放大器

在無線通信系統(tǒng)中，功率放大器集成電路可在將信號發(fā)送至天線之前增加信號的強度。功率放大器通常在一個特定的輸出功率下具有特定的性能。因此，當功率放大器在特定輸出功率電平下運行時，有必要對功率放大器進行測試。但是，我們通常只是粗略地知道放大器的增益（例如±3分貝），而且放大器的增益在設(shè)備運行范圍內(nèi)是非線性的。越接近最大輸出功率，增益越低。因此，在進行任何性能測量之前必須“調(diào)整”放大器的輸出。輸出調(diào)整通常稱為功率調(diào)整或功率伺服。其基本原理是，調(diào)整放大器的輸入功率直至測量得到正確的輸出功率。

用于測量功率放大器的傳統(tǒng)測試裝置如圖3所示。VSG（矢量信號發(fā)生器）生成一個激勵波形至DUT（待測設(shè)備）。功率計可確保DUT輸出的是正確的功率電平。最后，VSA（矢量信號分析儀）測量待測設(shè)備的性能——如EVM（誤差矢量幅度）或ACP（鄰信道功率）。這些測量是在各種中心頻率和功率電平下進行的。

圖3.用于測量功率放大器輸出的傳統(tǒng)測試裝置包含一個VSG、VSA和功率計。

功率放大器的輸出功率必須根據(jù)每個所需的中心頻率和功率電平進行調(diào)整。在調(diào)整過程中可以遵循以下步驟：

●根據(jù)待測設(shè)備的估算增益，選擇一個起始VSG功率電平。

●設(shè)置VSG功率電平。

●等待VSG穩(wěn)定。

●等待DUT穩(wěn)定。

●使用功率計進行測量。

●如果功率在量程內(nèi)，則退出。否則計算新的VSG功率電平，并返回步驟2.

調(diào)整所需的時間取決于待測設(shè)備的類型、所需的精度以及所使用的儀器類型，通常為幾百毫秒到幾秒。調(diào)整完成后，使用VSA進行性能測量。

圖4顯示的是一個待測設(shè)備在調(diào)整過程中的輸出，該設(shè)備采用傳統(tǒng)方法來獲得28dBm的平均輸出功率。如果功率放大器的增益呈線性且匹配數(shù)據(jù)表中規(guī)定的標準增益，則VSG生成的第一個點會輸出28dBm的功率。相反，放大器的輸出只有26.5dBm，這說明功率放大器規(guī)定的標準增益并不準確。因此，需要對VSG輸出功率進行調(diào)整，同時VSA捕獲另一個點。此時的平均功率為27.6dBm，這表明了放大器處于增益壓縮狀態(tài)?？傮w上，該方法需要七個步驟以及大約150毫秒的時間才能使放大器的輸出達到所需的級別。在這個例子中，每個步驟的待測設(shè)備穩(wěn)定時間為10ms.但是，穩(wěn)定時間根據(jù)每個待測設(shè)備而有所不同，這會大大影響整體的調(diào)整時間。

圖4.調(diào)整功率放大器輸出的傳統(tǒng)方法顯示了功率電平呈逐步增大狀態(tài)。