A/D器件是整個通信系統中的關鍵所在，也是整個系統的瓶頸，國內外科研機構一直投入大量的物力、人力、財力致力于A/D器件的研究。通過分析總結A/D器件的國內外發展近況，總結得出了A/D器件的發展瓶頸，即采樣速率的不斷提高帶來的孔徑抖動問題以及ADC采樣電路固有的限制。必須解決瓶頸問題，才能設計實現更高性能的A/D器件。

　　1 A/D器件；發展近況；瓶頸；孔徑抖動

　　為了降低通信系統的復雜性，實現結構通用化、功能軟件化，早在1992年MITOLA J就提出了軟件無線電，而實現軟件無線電的關鍵步驟是把通信系統中的ADC和DAC向射頻端靠攏，最理想情況是天線接收的射頻信號直接進入ADC［1］。隨著COMS集成電路工藝的迅速發展，相對于模擬電路來說，數字電路集成度高、抗干擾強、易于實現和成本低的優勢越來越明顯。因此，數字電路常用來代替模擬電路以完成信號的處理。然而現實中信號大多是模擬的，比如溫度、聲音、圖像和壓力等模擬信號。因此就需要連接模擬信號與數字信號的橋梁——模數轉換器（ADC）和數模轉換器（DAC）。

　　模數轉換器是將現實世界中的模擬信號轉換為數字信號的接口器件，是聯系現實世界中模擬信號和數字信號的橋梁，是數字信號技術發展的基礎。隨著電子技術的迅猛發展以及大規模集成電路的廣泛應用，ADC得到了廣泛的應用。高速ADC被廣泛應用于各個領域，如雷達、通信、電子對抗、測控、醫療、儀器儀表、高性能控制器以及數字通信系統等。但是ADC的發展速度仍不能滿足數字信號處理的需要。在現代通信系統中，為了提高系統性能，更好地接收處理信號，MITOLA J提出了軟件無線電（Software Radio）技術，即在數字領域實現對信號的處理。它要求ADC能夠對2 MHz~2 GHz的通信頻段進行處理，并要求有效位數達到12~14 bit，這就對ADC提出了更高的要求［2］。高性能的ADC已經成為現代數字信號處理系統中不可或缺的一部分，研究高速度、高分辨率、低功耗的ADC成為了新的發展趨勢，也是國內外研究的熱點和難點，因此對ADC的應用研究具有重要意義。

　　1.1 工業界的A/D器件

　　在工業界中，全球知名A/D器件公司對于高精度、高速率A/D器件的設計研發已經成熟。在美國德州儀器公司收購了國家半導體公司之后，德州儀器公司的中高精度、 超高速ADC體系已經越發完善。例如其產品ADS1282?HT就是一款分辨率為31 bit、采樣率為45 kS/s的用于地震監測和能源開發的具有PGA的超高分辨率的∑-ΔADC；ADS1255則是一款24 bit、30 kS/s極低噪聲的∑-ΔADC，可以應用于對噪聲要求極高的信號系統中。另一大芯片公司美信公司在高速率、高精度的A/D器件上也很成熟，比如MAX11905是一款20 bit、 1.6 MS/s、低功耗、全差分SAR ADC，帶有內部基準緩沖器，具有很好的動態和靜態性能，功率正比于吞吐率，在同類的產品中具有最佳指標。MAX11905采用20引腳、4 mm×4 mm、TQFN封裝，可以工作在-40℃~+85℃的溫度范圍內。此外，國外的Atmel、Linear、Rohm等芯片公司設計新的A/D器件都是走在技術的尖端［3］。

　　1.2 學術界的A/D器件

　　超高速、中高精度的A/D器件也引起了眾多科研機構的興趣，世界上諸多知名院校投入大量的科研人員和經費進行A/D的研發設計，以研究出更高性能的ADC。

　　在2004年，美國的加州大學設計研發了一款轉換精度8 bit、轉換速率600 MS/s的折疊插值式A/D器件，該器件采用了0.18 μm CMOS工藝。在2008年，它們采用單通道并行的結構實現了一款速率為2.5 GS/s、精度為8 bit的超高速A/D器件，該器件是在90 nm的CMOS工藝上實現的。同年，又設計實現一款1 GS/s、10 bit的流水線級聯折疊結構的A/D器件，該器件采用了0.35 μm SiGeBiCMOS工藝。2011年，意大利大學帕維亞大學的Aldo Pena Perez在ISSCC（International Solid?State Circuits Conference）發表使用三階調制器的Sigma?Delta型低速超高精度的模數轉換器，在輸入信號的帶寬達到100 kHz時，實現了SNDR（Signal?to?Noise?and?Distortion Ratio）為84 dB，SFDR為96 dB、功耗僅為140 μW的性能，其采用的是0.18 μm CMOS工藝。同年，博通公司的Chen Chunying發表了VLSI Circuits上的一款高速度、高精度的流水線型模數轉換器，該ADC實現了12 bit、3 GS/s的性能指標，并且在輸入信號頻率達到1.2 GHz的時候SNDR仍高于50 dB，其采用了40 nm的CMOS數字工藝，整體功耗也僅僅只有500 mW［4］。2014年TI宣布推出最新的SAR型ADC，此次推出的ADS7042是業界功耗最低、尺寸最小的12 bit的SAR ADC，這款微型器件的全速功耗只有690 μW；而ADS8354系列則包含了業界最小的14 bit及16 bit的同步采樣SAR ADC。

　　2 A/D器件的國內發展情況

　　對于模數轉換器的研究國內起步比較晚，主要是一些科研院校在研究，發展比較落后，基礎非常薄弱，工藝也很落后，能夠投入到市場上的ADC產品也很少，而國外在高性能的ADC器件方面對中國進行進口限制，這極大影響了中國國防工業和電子通信的發展，這就要求我國必須設計自己的ADC。目前國內軍用高性能模數轉換器主要由各大軍工集團下的研究所設計。此外，各大高校也積極設計研發高性能A/D器件，包括中科院半導體所、復旦大學等院校，其中復旦大學的實力最強。

　　從技術上來看，美國國家半導體擁有最先進的CMOS工藝技術，因此在技術上可以實現高速及其他類型的ADC。低功耗仍然是我們的優勢所在，而且我們的售價也比其他對手更具有競爭力。

　　目前國內的主要研究成果有［5 6］：2006年，東南大學射頻與光電集成電路研究所設計實現了一款速度為1 GS/s、精度為6 bit的超高速ADC，其采用了0.18 μm的CMOS工藝。2009年，又在0.18μm CMOS工藝上設計實現了一款轉換速率為2.2 GS/s、精度6 bit的超高速ADC，這兩款A/D器件都是采用了全并行結構。2010年，復旦大學設計實現了一款折疊插值結構的ADC，其是在0.13μm工藝下實現的，轉換速率為1 GS/s，精度為8 bit。2010年中電集團55所設計了一款轉換速度為1.4 GS/s、8 bit的超高速A/D器件。2011年模擬集成電路實驗室在半導體學報上公布一款采樣兩通道時間交錯的1.5 GS/s、8 bit的A/D芯片，該芯片是在0.18 μm CMOS工藝上實現的［7］。

　　3 ADC的發展瓶頸

　　模數轉換器是連接模擬信號和數字信號的橋梁，是現代數字社會不可或缺的重要組成部分。隨著ADC采樣速度的不斷增加，越來越復雜的功能得以實現，例如認知雷達、醫學影像和60 GHz無線通信等［8］。由于電磁譜競爭越來越激烈，美國國防部為了提高系統的靈活性和性能，希望ADC盡可能靠近天線。因此設計實現超高速ADC亟待解決，以滿足軍用軟件無線電、電子戰、雷達等需要高寬帶和高采樣率的軍事應用的需求。

　　目前的ADC具有應用廣泛、成本低、技術成熟等優點，但在高性能的模數轉換器領域，它存在著很多先天性的不足。當信號的采樣速率大于2 MS/s時，由于孔徑抖動因素，會造成采樣時間的不確定性［9］。其規律是伴隨著采樣速率的增加，其精度就會下降。每增加一倍，就會下降大約1 bit，在過去的幾年里，在一定的采樣速率下，ADC的精度平均僅提高了1.5 bit。在當下技術狀態下，設計實現的采樣速率最高的ADC的采樣速率是8 GS/s，而精度只有3 bit。在精度為8 bit的情況下，采樣速率為4 GS/s［10］。這基本已經達到其理論極限，即使采樣速率可以更高，其精度也會下降。

　　而且當下的ADC能夠處理的信號的頻譜范圍有限，僅能夠對一小部分頻譜進行轉換，很可能忽略通信、雷達和其他方面有問題的電磁頻譜信號。對于美國國防部來說，實現可進行超高速采樣的ADC是當務之需［11］。美國國防先期研究計劃局（DARPA）已經通過“商用時標陣列”（ATC）開發出超高速ADC，采樣速率可以達到60 GS/s，是現有商用ADC采樣速率的10倍，完全可以勝任探測分析30 GHz及以下頻譜范圍內的任何信號，基本可以覆蓋現有電子戰通信和雷達等武器裝備的工作頻段［12］。該ADC在帶來驚人的采樣速率的同時，也給數據處理能力提出了更高的要求。ADC中每秒采樣所產生的數據量將達到1 Tbit，這將會導致巨大的功耗。此外ADC的信號處理能力也要達到同等量級，而且需要對數據量有效降級，從而能夠與相鄰的電子器件的信號處理能力相匹配，這就進一步對制造工藝和設計提出了更高的要求。該ADC采用32 nm絕緣體Si工藝，在達到了功耗的要求下，達到了所需的數據轉換能力［13］。

　　但是隨著采樣速率的不斷提高，會出現很多無法按照預定次數采樣的問題，如孔徑抖動以及傳統ADC采樣保持電路的固有限制，已經成為更高精度、更高速度的ADC的發展瓶頸。當下主要是通過插入模擬下變頻，適當降低被采樣信號的頻率以及采用帶通技術來適當提高ADC的轉換速度，但是仍需要不斷探究更好的解決方法［14］。

　　此外人們常常忽略一個ADC限制：信噪比的限制。ADC中的噪聲主要由三部分構成：量化噪聲；帶內噪聲或干擾；原來在帶外經轉換后搬移到帶內的噪聲或干擾，及混疊噪聲。這些噪聲在高信噪比時，可能對器件性能的影響并不大，但是在信噪比較低的時候就會嚴重影響器件的性能，這就會嚴重影響信號傳輸的質量。為了減少噪聲，通常會把信號盡量放大，但是不能超過ADC的模擬輸入信號的幅度，因為在接近ADC的滿刻度時，ADC的非線性失真最大，解決這一問題的措施是：增加ADC的動態范圍；提高ADC的轉換精度；采用新的A/D變換技術，如∑-Δ技術［15］。

　　這些瓶頸都是制約A/D器件性能提高的因素，這將是研究設計ADC的科研人員以后要著力解決的問題，只有解決好這個問題，才能設計實現更高性能的模數轉換器。

　　4 結束語

　　本文對A/D器件的國內外發展情況進行了分析總結，并得出了A/D器件的發展瓶頸，即采樣速率的不斷提高帶來的孔徑抖動問題以及ADC采樣電路固有的限制?？梢哉fA/D器件是整個通信系統中的關鍵所在，也是整個系統的瓶頸，必須投入大量的物力、人力、財力致力于A/D器件的研究。

　　林朋飛，陳少昌（海軍工程大學 電子工程學院，湖北 武漢 430033）

　　參考文獻

　?。?］ 楊洋?；谲浖o線電的數字接收技術研究［J］。技術交流，2012，38（10）：6 10.

　?。?］ 溫東，姜波，劉翠海。超低頻通信中海洋步長濾波器設計［J］。電訊技術，2013，5（2）：10 15.

　?。?］ 溫廣杰，鐘京立，謝健。基于ADC和層次分析法的指揮所通信裝備效能評估模型構建［J］?，F代電子技術，2015，36（2）：132 135.

　?。?］ 柳超，蔣華，黃金輝。甚低頻通信［M］。北京：海潮出版社，2012.

　?。?］ 盧慶廣，夏棟。軟件雷達射頻采樣ADC性能需求分析［J］。般船科學技術，2012（1）：130 132.

　?。?］ MOLISCH A F.Wireless communications［M］.Hoblken： John wiley，2011.

　?。?］ 付貞，溫東，孫曉磊。削波后的甚低頻大氣噪聲中的通信接收性能［J］。電訊技術，2011，11（3）：22 34.

　　［8］ 吳興斌。高速A/D轉換器的研究進展及發展趨勢［J］。微電子學，2013，13（5）：17 29.

　　［9］ 周銀。無線通信中流水線模數轉換器的低成本低功耗研究與設計［J］。復旦大學學報，2014，27（1）：108 150.

　　［10］ 徐碩，崔建文，王暾，等。北斗衛星通信在強震動臺網數據傳輸中的應用［J］。觀測技術，2013，21（1）：233 235.

　?。?1］ 鄭瑞洵。海軍艦艇通信技術及其發展趨勢［J］。艦船電子工程，2012，27（1）：121 123.

　?。?2］ 王偉，郭大江。甚低頻遙控水雷全向數字接收機的研究［J］?，F代電子技術，2012，31（14）：3 6.

　?。?3］ 劉文正，王紅軍。水面艦艇通信對抗效能評估研究［J］。學術論文與技術學報，2014，32（19）：14 16.

　　［14］ ROWE H E. Extremely low frequency （ELF） communication to submarines［J］.IEEE Transactions on Communications， 1974，22（4）：371 385

　?。?5］ 王偉?；贑MOS工藝高速低功耗折疊內插結構模數轉換器設計和研究［D］。上海：復旦大學，2013.