什么原因會導致信號波形邊沿的回溝？

信號傳輸過程中遇到阻抗不連續會產生反射，反射信號疊加在工作電平的高電平或低電平容易產生過沖或振鈴，疊加在波形的邊沿則容易產生回溝或臺階。時鐘信號的回溝有誤觸發的風險，普通信號的回溝則會降低信號的帶寬。因此要避免回溝，根本上還是要保證信號感受到的路徑阻抗的連續性。

（以下內容選自部分網友答題）

出現回溝，首先想到的應該是阻抗不連續，存在突變點的問題。可能是拓撲結構使用不當，端接方案選擇不好有關，但也不能忽略測試的因素，有的是測試點的選擇，甚至是示波器采樣速率的問題等等。?

@ 桿

評分：3分

阻抗沒控制好完成回溝。ddr2顆粒，還有ddr3顆粒（最后那顆除外）最常見到

@ 歐陽

評分：3分

文章指出，測試點與芯片DIE之間的走線阻抗不匹配，產生反射，導致信號回溝。反射信號在線上串來串去，與正常信號相遇時就勾搭在一起，疊加的位置決定了最終波形形狀。1.由于芯片里封裝走線較短，反射的電壓和作用時間小且短。相遇在電平變化區間時，就疊加到上升沿上形成回勾。2.當反射作用時間長，疊加時會抬高上升時間點對應的電壓，從時間軸上比較沒有這個反射時的波形，好像信號提前到達了。這個神奇的現象在串擾發生時就會看到，所以串擾不會對信號產生回勾。

@ 山水江南

評分：3分

信號波形邊沿的回溝一般是反射引起的，具體原因包括阻抗不匹配，有分支等。

@ 涌

評分：3分

阻抗突變會引起，其次是測試點選取不準確，另外就是先要排查電源是否存在不單調?

@ ?moody

評分：3分

信號回溝（即波形邊緣的非單調性）出現的原因很多，有的是阻抗不連續，有的是觀察點不在合適的地方，有的是拓撲結構的問題。或者其他，具體問題具體分析并借助仿真手段來分析。

@ 龍鳳呈祥

評分：3分

一樓說的改為0歐，會不會導致下降沿過沖增大，問題可能是出于驅動能力不足或者負載太重導致的，可以考慮末端端接試試。
? ?其實回溝的產生主要就那么幾種情況

? ?1.串擾特定情況引起回溝
? ?2.stub問題，高速要考慮
? ?3.最常見的也是文中所說，測試點不在整個網絡末端（含多負載情況）芯片封裝走線一般會有50到350ps的延時
? ?4.阻抗不匹配引起，會引發過沖和振鈴，最常見的現象就是回溝。
? ?5.多負載或鏈路過長，驅動能力不足或負載過重也會引起。
? ?6.端接位置，使用不當都可能導致回溝。

關鍵看回溝的位置，即使不在電壓判斷門限處，也會引發邊沿時間延長，影響上升沿或下降沿的時間，從而影響帶寬。? ??

@ 懂得

評分：3分

ddr走線的拓撲結構決定端接位置。flyby模式在鏈路最末尾上拉，T型走線在第一個分支上拉匹配。匹配電阻符合線路阻抗等值，一般在3050歐姆之間。?

@ ?Ben?

評分：3分

1.沒匹配的反射? 2.驅動不夠?? ?3.案例中fpga的ddr反射，可能是有其他原因??

@ ?血公子

評分：3分

引起回勾的因素比較多吧，還是要分析器件的阻抗不連續的點，探頭點在信號線上是示波器測試有回勾的一個原因，仿真有回勾，應該是封裝和pcb的接觸點引起的，封裝內的引線也是阻抗不連續的點。

@ ?古城云

評分：3分

阻抗不連續點都會有風險，常見的過孔（尤其是機械孔）、磁珠、連接器、封裝等都有可能。

@ ?張彤彤

評分：3分

應該是測試點上感受到阻抗不連續引起的stub的反射導致的??

@ ?Alan

評分：3分

40M ?TCXO輸出處串聯了10pF，出現一模一樣的回鉤，改成0歐后解決。本質就是引發了失配，導致反射?

@ ?eletan

評分：3分

原文標題：答題 | 時鐘有回溝，還說沒問題？！

文章出處：【微信公眾號：高速先生】歡迎添加關注！文章轉載請注明出處。