多位數的超前進位加法器的進位是并行產生的，大大提高了一算速度。但是隨著位數的增加，超前進位邏輯電路越來越復雜。為了解決這一矛盾，設計出了專用的超前進位產生器，用多個超前進位產生器連接，既可擴充位數而又不使邏輯電路太復雜。集成超前進位產生器74182的邏輯圖和引腳圖分別如下圖所示。

　　對74182的引出端信號說明如下：
　　74182的輸入、輸出信號有進位輸入端C_n，進位輸出端C_n+x、C_n+y
、C_n+z，進位產生輸出端F_G（低電平有效）,進位傳輸輸出端F_P（低電平有效），進位產生輸入端G₀～G₃（低電平有效），進位傳輸輸入端P₀～P₃（低電平有效）。74182的邏輯功能如下列諸表所示。

　　74182F_G輸出功能表

　　74182F_P輸出功能表

　　74182C_n+x輸出功能表

　　74182 C_n+y輸出功能表

　　74182 C_n+z輸出功能表

　　根據這些功能表可得到：

　　16位全超前進位算術/邏輯運算電路圖如下所示：