?

　　基于慣性導航芯片ADIS16003，在GPS信號中斷的情況下，詳細設計和驗證了模擬GPS系統(tǒng)，實現(xiàn)了移動物體當前GPS信息的推算。系統(tǒng)采用FPGA驅(qū)動ADIS16003的SPI接口，依靠慣導原理獲取移動物體實時加速度，并以外部中斷方式通知DSP從EMIF接口讀取。DSP利用信號中斷前的有效GPS信息，通過相關位置檢測算法，計算出GPS經(jīng)緯度信息，由HPI接口上報高層，保證了移動物體全天候位置感知能力，已在某大型通信系統(tǒng)中得到應用。

　　1 慣導芯片簡介

　　ADIS16003是ADI公司的一款低成本、低功耗，具有SPI接口的雙軸加速度計，屬MEMS傳感器件。它可以測量動態(tài)和靜態(tài)加速度并以數(shù)字量輸出，測量范圍最小可以達到±1.7 g，同時還集成了溫度傳感器，可用于慣性導航、振動檢測和穩(wěn)定性測試等場合中。

　　SPI是串行外圍設備接口，是Motorola公司首先在其MC68HCXX系列處理器上定義的。目前已廣泛應用在EEPROM、Flash、實時時鐘、A/D轉換器以及數(shù)字信號處理器和數(shù)字信號解碼器之間，是一種高速的全雙工同步通信總線。SPI通信只需要4根線，分別為SDI(數(shù)據(jù)輸入)、SDO(數(shù)據(jù)輸出)、SCK(時鐘)和CS(片選)。通信是通過數(shù)據(jù)交換的方式完成的。SPI接口使用串行通信協(xié)議，由SCK提供時鐘脈沖，SDI、SDO則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)輸出通過SDO線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取，完成一位數(shù)據(jù)傳輸。數(shù)據(jù)輸入也使用同樣的原理。

?

?

　　ADIS16003的SPI接口通信時序及控制寄存器配置如圖1、圖2所示。其中，常用控制字為00000100和00001100，分別表示以正常模式采集X軸和Y軸雙軸軸向加速度。

　　2 系統(tǒng)工作原理及主要控制信號說明

　　本文研究了如何在移動端GPS信息缺失的情況下，使用SPI協(xié)議建立FPGA與慣導芯片ADIS16003之間的通信，從而獲取移動物體當前的加速度。DSP將通過EMIF接口讀取此加速度，并根據(jù)之前有效的GPS信息推算出當前的概略GPS信息(經(jīng)緯度、速度和時間等)。

　　2.1 工作原理

　　FPGA驅(qū)動ADIS16003慣導芯片工作包括初始啟動和正常啟動兩種模式。

　　(1)初始啟動模式

　　FPGA上電復位時自啟動ADIS16003芯片，配置ADIS16003控制寄存器，并讀取芯片測得的雙軸軸向加速度初始值，存儲到EMIF接口的0x068～0x069地址空間供DSP讀取，用作誤差校正之用(此模式工作在移動端處于靜止狀態(tài)時，且此模式僅由DSP讀取1次)。

　　(2)正常啟動模式

　　初始啟動模式完成之后，F(xiàn)PGA將自動轉入數(shù)據(jù)采集階段，源源不斷地通過SPI接口從ADIS16003芯片中采集雙軸軸向瞬時加速度，以備DSP使用。加速度每秒采集8次，每隔0.125 s采集一次。每秒都將得到8組結果，分別為ax0ay0、ax1ay1、ay2ay2、ax3ay3、ax4ay4、ax5ay5、ax6ay6和ax7ay7，存儲于FGPA內(nèi)部的8個中間寄存器單元reg0～reg7(非EMIF接口，每個輸出結果為12×2位，存儲于32位的寄存器組中)，并隨著時間的推移不斷地刷新。這么做的目的是確保這8個寄存器組中始終保存有最近1 s的移動物體加速度信息，以保證加速度信息的準確性和有效性。當CPU通過GPS接收天線檢測到GPS信息丟失時，CPU通過PCI接口給FPGA配入spi_cmd_val信號(高電平有效)，同時通過HPI接口給

　　DSP寫入信息丟失前2 s的GPS信息(包括經(jīng)緯度、速度和時間)，作為定位基點。FPGA檢測到spi_cmd_val信號有效后，立即將中間寄存器單元reg0～reg7中存儲的瞬時加速度送入EMIF接口的0x060～0x067地址單元(32位)，同時拉高int_spi_done信號，產(chǎn)生外部中斷(拉低DSP的引腳)通知DSP從EMIF接口讀取加速度信息，并通過后續(xù)軟件算法進行信號處理，轉化為移動端經(jīng)緯度信息。再通過DSP的HPI接口上報給CPU，從而使高層獲取移動端當前GPS信息，即完成了GPS位置信息的模擬。加速度存儲格式如表1所列。其中包括初始和瞬時加速度值，共占用32位EMIF接口10個地址單元。

?

?