由于具有驅動器源極引腳的TO-247-4L封裝和不具有驅動器源極引腳的TO-247N封裝的引腳分配不同，因此在圖案布局時需要注意。

TO-247-4L在與柵極驅動器連接時，由于引腳分配的原因，布線一定會交叉，無法將它們配置在同一個面上，因此OUT信號和GND2信號會形成2個環路，根據環路面積及其比例會產生浪涌。

作為對策，需要盡可能地減小環路面積，并使環路（1）和環路（2）的面積相等。另外，還需要考慮增加一個基本的浪涌抑制電路乃至緩沖電路。

在本文中，我們將探討具有驅動器源極引腳的TO-247-4L封裝產品的電路板布局布線相關的注意事項。由于TO-247-4L的引腳分配與傳統封裝不同，因此需要注意布局布線。

具有驅動器源極引腳的TO-247-4L的

電路板布局布線注意事項

如“有驅動器源極引腳的封裝”一文中所述，具有驅動器源極引腳的TO-247-4L的引腳分配不同于傳統的TO-247N。在這里再次給出傳統TO-247N、有驅動器源極引腳的TO-247-4L以及TO-263-7L的引腳分配圖。

TO-247-4L的柵極引腳在面對印標面的最右側，而傳統的TO-247N封裝的柵極引腳則位于最左側。MOSFET通常由驅動器IC驅動，但大多數驅動器IC的引腳分配都是適合傳統TO-247N封裝的分配形式。下面是使用ROHM驅動器IC BM61S40RFV-C時的MOSFET接線圖示例。

在TO-247N的情況下，MOSFET的驅動信號OUT和Return信號GND2與柵極引腳和源極引腳的排列順序相同，因此可以在同一個面上并行走線。

而TO-247-4L封裝則是柵極引腳和驅動器源極引腳的排列與驅動IC的引腳排列相反，如圖所示，布線一定會交叉，無法配置在同一個面。因此，如圖所示，OUT信號和GND2信號形成了兩個環路，需要注意環路區域（1）和（2）的面積比。

通常，TO-247-4L封裝的MOSFET被用于dID/dt值較大的環境。當其電流變化引起的磁通量變化（dΦ/dt）與該環路面積正交時，就會產生與驅動電路的環路面積成正比的電動勢。并且，在MOSFET的柵極和源極之間的某些環路面積比例下，電壓值有時會達到可能引發正浪涌和負浪涌等問題的程度。因此，需要使OUT信號和GND2信號形成的環路面積盡可能小，并要使環路（1）和環路（2）的面積相等。

TO-263-7L封裝的引腳分配與TO-247N相同，因此不能形成TO-247-4L那樣的兩個環路，所以可以采用與傳統相同的方法進行布線。不過，由于ROHM的驅動IC在驅動信號OUT引腳的兩側（引腳1 和引腳5）配有GND2引腳，因此即便是TO-247-4L封裝，也可以使用與傳統封裝一樣的方法進行布線。

另外，在之前的一些文章中曾經建議過增加VGS浪涌抑制電路，但是即便如此，受VDS關斷時的振鈴影響，VGS浪涌仍然可能超過VGS額定值。在這種情況下，可以通過降低來自HVdc的布線阻抗或對各MOSFET增加緩沖電路等抗浪涌對策，來將VGS浪涌抑制在額定范圍內。關于如何設計緩沖電路，請參考應用指南“緩沖電路的設計方法”。