硅通孔(Through Si Vias，TSV)硅轉(zhuǎn)接基板技術(shù)作為先進(jìn)封裝的一種工藝方式，是實(shí)現(xiàn)千級IO芯片高密度組裝的有效途徑，近年來在系統(tǒng)集成領(lǐng)域得到快速應(yīng)用。TSV硅轉(zhuǎn)接基板的細(xì)線條和與芯片相近的熱導(dǎo)率可以解決陶瓷基板和芯片之間線寬和熱導(dǎo)率不匹配的問題。隨著硅基板技術(shù)的推廣，其可靠性評價是應(yīng)用前急需解決的問題。目前并沒有關(guān)于TSV硅轉(zhuǎn)接基板的可靠性評價要求的國內(nèi)相關(guān)標(biāo)準(zhǔn)。從TSV硅轉(zhuǎn)接基板的結(jié)構(gòu)出發(fā)，借鑒國軍標(biāo)相關(guān)標(biāo)準(zhǔn)，形成了針對硅轉(zhuǎn)接基板的可靠性評價方法，并進(jìn)行了工程驗證。驗證結(jié)果表明通過有針對性的評價方法，可以反映出TSV硅轉(zhuǎn)接基板的質(zhì)量特性，實(shí)現(xiàn)可靠性評價。

隨著三維集成技術(shù)的發(fā)展，如何將不同材料、結(jié)構(gòu)、工藝、功能的芯片器件實(shí)現(xiàn)一體化、多功能集成化是未來系統(tǒng)集成發(fā)展的重點(diǎn)。基于TSV、再布線（RDL）、微凸點(diǎn)（Micro Bump）、倒裝焊（FC）等關(guān)鍵工藝的硅轉(zhuǎn)接基板集成技術(shù)是將處理器、存儲器等多種芯片集成到同一個基板上，可提供高密度引腳的再分布。與陶瓷基板、有機(jī)基板等類型基板相比，硅基板與硅基芯片之間具有更好的熱匹配和更細(xì)的導(dǎo)線間距，可實(shí)現(xiàn)大規(guī)模IO芯片的二維或三維集成。TSV硅轉(zhuǎn)接基板作為中介層，實(shí)現(xiàn)芯片與芯片、芯片與基板之間的三維互連，降低了信號延遲與損耗，極大地減小了系統(tǒng)體積，減輕了系統(tǒng)質(zhì)量。

TSV硅轉(zhuǎn)接基板作為一種高密度集成技術(shù)，適合在多功能芯片集成、三維封裝等領(lǐng)域應(yīng)用。但是TSV硅轉(zhuǎn)接基板作為一種基板，在產(chǎn)品應(yīng)用前需要進(jìn)行必要的可靠性評價，以滿足產(chǎn)品的質(zhì)量需求。目前的國家標(biāo)準(zhǔn)，諸如GJB2438B－2017《混合集成電路通用規(guī)范》、GJB548B－2005《微電子器件試驗方法和程序》等總規(guī)范中，都沒有明確這一類硅轉(zhuǎn)接基板的可靠性評價方法。所以為了滿足應(yīng)用需求，本文以TSV硅轉(zhuǎn)接基板為研究對象，參照GJB2438B－2017標(biāo)準(zhǔn)中基板質(zhì)量控制的相關(guān)要求，開展TSV硅轉(zhuǎn)接基板可靠性評價方法研究。

1 TSV硅轉(zhuǎn)接基板工藝結(jié)構(gòu)及特點(diǎn)

隨著芯片I/O數(shù)急劇增加，IC芯片的引腳數(shù)動輒上千，而傳統(tǒng)的陶瓷基板上引線鍵合芯片扇出的集成度低，不能滿足多引腳（>1 000個）芯片的扇出要求。因此，TSV硅轉(zhuǎn)接基板作為中間插入層來彌合基板和集成電路IC間的技術(shù)鴻溝。

硅作為基板材料，具有熱導(dǎo)率高（85～135 Wm-1K-1）、成本低、化學(xué)性質(zhì)穩(wěn)定和不透水性好、機(jī)械性能理想、一致性良好的特點(diǎn)，且其可控性、與IC芯片的熱膨脹匹配良好（Si熱膨脹系數(shù)2.8×10-6/℃），幾乎可作為所有半導(dǎo)體器件和集成電路基板材料。

硅晶圓上布線工藝成熟，精細(xì)線條控制能力強(qiáng)。硅基板再布線層采用無機(jī)介質(zhì)做金屬間絕緣層時，線寬和線距可做到5 μm甚至1 μm以下；采用有機(jī)介質(zhì)做金屬間絕緣層時，線寬和線距通常在5~30 μm范圍之內(nèi)。因此，完全能滿足高密引腳IC布線要求。

TSV硅轉(zhuǎn)接基板按照結(jié)構(gòu)可以分為凸點(diǎn)扇出型、鍵合扇出型和混合型。凸點(diǎn)扇出型可以實(shí)現(xiàn)千級IO倒裝芯片的扇出，實(shí)際應(yīng)用最多，其結(jié)構(gòu)如圖1所示。鍵合型用于鍵合芯片轉(zhuǎn)倒裝焊。混合型多用于多種芯片集成，既有倒裝焊芯片二次扇出的要求，也有鍵合芯片組裝的要求，這種轉(zhuǎn)接板尺寸較大。

三種結(jié)構(gòu)的基板制作工藝相近，僅布線層上方有所區(qū)別。以常用凸點(diǎn)扇出型硅轉(zhuǎn)接基板為例，硅轉(zhuǎn)接基板的實(shí)施從硅晶圓開始，先進(jìn)行TSV通孔、然后是無機(jī)介質(zhì)多層布線和有機(jī)介質(zhì)多層布線、正面微凸點(diǎn)、背面減薄露頭和背面凸點(diǎn)的制作。這種制作方式融合了化學(xué)機(jī)械拋光、干法刻蝕與濕法腐蝕等多種工藝，可實(shí)現(xiàn)厚度達(dá)到30～50 μm的超薄硅片。從圖1中可以看出，采用TSV通孔和介質(zhì)布線技術(shù)，在Si片上實(shí)現(xiàn)了芯片的再布線和上下凸點(diǎn)，實(shí)現(xiàn)了微凸點(diǎn)到焊球的二次扇出。

圖1 凸點(diǎn)扇出型TSV硅轉(zhuǎn)接基板

2 TSV硅轉(zhuǎn)接基板評價方法研究

TSV硅轉(zhuǎn)接基板采用的工藝與芯片制造工藝相同，與成膜基片制造方式不同，但是應(yīng)用用途與成膜基片類似，都是作為IC芯片的承載體。GJB2438B－2017標(biāo)準(zhǔn)中對成膜基片的可靠性評價做出了規(guī)定，TSV硅轉(zhuǎn)接基板作為有同樣用途的基板類產(chǎn)品，其可靠性的評價應(yīng)按照成膜基片進(jìn)行，表1為成膜基片評價要求。

表1 成膜基片評價要求

與薄厚膜這類成膜基片有所不同，TSV硅轉(zhuǎn)接基板的制作采用了TSV結(jié)構(gòu)、凸點(diǎn)制備等手段，其應(yīng)用場景不僅涉及基片粘接還涉及芯片和基板的倒裝焊。因此TSV硅轉(zhuǎn)接基板的可靠性評價還要考慮工藝和結(jié)構(gòu)特點(diǎn)。在成膜基片的評價基礎(chǔ)上，應(yīng)增加共面性檢測、倒裝芯片拉脫和微凸點(diǎn)剪切力等評價試驗。綜合上述因素，形成的TSV硅轉(zhuǎn)接基板評價見表2。

表2 TSV硅轉(zhuǎn)接基板評價

3 TSV硅轉(zhuǎn)接基板可靠性評價試驗

以某批次硅轉(zhuǎn)接基板為例，按照表2進(jìn)行可靠性評價。該硅轉(zhuǎn)接基板是凸點(diǎn)扇出型硅轉(zhuǎn)接基板，沒有鍵合，因此表2中5分組鍵合強(qiáng)度不用試驗。

3.1 試驗1（目檢）

按照GJB548B－2005標(biāo)準(zhǔn)中方法2010的要求，對每個TSV硅轉(zhuǎn)接基板進(jìn)行目檢，無分層、膠泡等異常情況。

3.2 試驗2（尺寸、共面性、版圖符合性）

在經(jīng)過考核試驗的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇5顆基板，按順序進(jìn)行尺寸測量、共面性檢測和版圖符合性檢查。

使用共面性檢測來評價芯片凸點(diǎn)的共面性，試驗方法參照GJB7677－2012標(biāo)準(zhǔn)中焊球共面性進(jìn)行，由三個凸點(diǎn)頂點(diǎn)形成的平面到置球面有著最大的垂直距離，并且這三個頂點(diǎn)形成的三角形應(yīng)包含器件的重心。或測量每一個凸點(diǎn)頂點(diǎn)，用最小二乘法擬合形成的基準(zhǔn)平面。測量凸點(diǎn)最高點(diǎn)與最低點(diǎn)距基準(zhǔn)平面距離之和，100 μm的焊凸球的共面性要求小于0.025 mm。表3是該批次凸點(diǎn)共面性檢測結(jié)果。

表3 凸點(diǎn)共面性檢測結(jié)果

3.3 試驗3（電測試）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇5顆基板進(jìn)行電測試，基于光板飛針測試機(jī)，采用測試探針對硅基板上測試點(diǎn)進(jìn)行逐個測試，從而判斷電路板內(nèi)部各網(wǎng)絡(luò)節(jié)點(diǎn)的通斷情況和網(wǎng)絡(luò)間的電阻值大小。這種直接測試方法，兼顧了可靠接觸和測試充分性的要求，既不會造成產(chǎn)品損傷又不影響后工藝加工。該批次中隨機(jī)選擇5顆基板進(jìn)行電測試，結(jié)果全部合格。

3.4 試驗4（膜層附著力）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇3顆基板進(jìn)行膜層附著力試驗。根據(jù)百格法，使用3M膠帶對TSV硅轉(zhuǎn)接基板進(jìn)行結(jié)合力測試。對樣品片用3M膠帶在TSV硅轉(zhuǎn)接基板表面上粘接10 cm，注意擠出殘留在粘接面內(nèi)的空氣，然后放置3 min，拿住膠帶的懸空端使之與基片呈現(xiàn)60°~90°夾角，迅速將膠帶從被測膜層表面剝下。在顯微鏡下進(jìn)行目檢，表面膜層完整，無缺損現(xiàn)象。

3.5 試驗5（芯片拉脫）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇2顆基板進(jìn)行試驗5的倒裝芯片拉脫。按照GJB548B－2005標(biāo)準(zhǔn)中方法2031的要求，對TSV硅轉(zhuǎn)接基板進(jìn)行倒裝芯片拉脫。表4為該批次芯片試驗結(jié)果。

表4 芯片焊后剪切強(qiáng)度

3.6 試驗6（微凸點(diǎn)剪切力）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇5顆基板進(jìn)行微凸點(diǎn)剪切力，參照GJB 7677－2012標(biāo)準(zhǔn)中焊球剪切方法進(jìn)行微凸點(diǎn)剪切力測量，結(jié)果符合標(biāo)準(zhǔn)要求，具體數(shù)據(jù)見表5和表6。

表5 正面金屬凸點(diǎn)推力測量值

單位：cN

表6 背面凸點(diǎn)下金屬層（UBM）植球后推力測量值 單位：cN

3.7 試驗7（DPA）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇1顆基板進(jìn)行DPA，包括RDL層厚度和TSV填充。按照GJB548B－2005方法2013，對每個TSV硅轉(zhuǎn)接基板進(jìn)行RDL層厚度、TSV填充結(jié)果的檢驗。使用掃描電鏡（SEM）觀察RDL層、PI層厚度、TSV填充情況，結(jié)果如圖2～圖4所示。

圖2 正面RDL及PI厚度測量圖

圖3 背面RDL及PI厚度

圖4 TSV深孔電鍍填充Cu形貌及X-ray結(jié)果

3.8 試驗8（SEM檢查）

在經(jīng)過考核試驗1的TSV硅轉(zhuǎn)接基板中隨機(jī)選擇1顆基板進(jìn)行SEM檢查。按照GJB548B-2005方法2018，對硅轉(zhuǎn)接基板進(jìn)行SEM檢查，表面無分層等異常，結(jié)果如圖5所示。

圖5 TSV硅轉(zhuǎn)接基板表面SEM圖

4 結(jié)論

本文針對TSV硅轉(zhuǎn)接基板的可靠性評價方法開展了研究，分析了TSV硅轉(zhuǎn)接基板的工藝結(jié)構(gòu)特點(diǎn)，借鑒國軍標(biāo)中成膜基片的可靠性評價方法，針對硅基板中特有的工藝結(jié)構(gòu)開展有針對性的評價試驗，形成了TSV硅轉(zhuǎn)接基板的可靠性評價方法，并以工程中實(shí)際應(yīng)用的一款TSV硅轉(zhuǎn)接基板為例，開展了評價驗證試驗，確定了評價方法的可行性。

編輯：黃飛

?