Chiplet能夠避開先進制程提升障礙及解決SoC研發問題，已成為各大廠商追逐的焦點。目前，海外的半導體巨頭蘋果、AMD、英偉達、英特爾等開始紛紛入局 Chiplet，希望以更小的成本來追求更佳的性能。

其中，2022 年 3 月蘋果發布的 M1 Ultra芯片采用臺積電CoWos-S 橋接工藝，通過 UltraFusion 封裝架構實現核心傳輸速率3200M，算力大幅提升；2023 年1月，Intel官宣推出依靠Chiplet技術研發的Sapphire Rapids 處理器，包含52款CPU，最多支持60核，計算能力比上一代芯片提高 53%。

國內廠商抓住當前機遇，不斷推進基于 Chiplet 技術的產品布局。由于我國半導體行業起步較晚，尚與國外存在一定差距。Chiplet 能夠緩解設備和材料受限的壓力，一定程度上解決國內高端芯片難題，是破解海外技術封鎖的關鍵。Chiplet作為提升算力密度的重要路徑，有望成為我國縮小與國外差距、解決“卡脖子”問題的重要機會，目前國內相關廠商大力布局中。其中，華為 2019 年 1 月研發推出鯤鵬 920 處理器，采用7nm制造工藝，基于 ARM 架構授權，典型主頻下，SPECint Benchmark 評分超過 930，超出業界標桿 25%，能效比優于業界標桿 30%；國產 GPU 廠商壁仞科技 2022 年 8 月發布運用 Chiplet 工藝的 BR100 系列 GPU，包含 2 顆計算芯粒，采用 7nm 制程，實現高達2048TOPS INT8 算力。

Chiplet 有望滿足不斷增長的芯片性能需求和功能多樣化需求。國外巨頭 Intel、AMD、蘋果、SAMSUNG、臺積電等已積極布局 Chiplet 領域。2022 年 3 月，Intel、AMD 等十大芯片行業巨頭聯合組建“UCle 聯盟”，推出全新的通用芯片互聯標準，使市場上不同 IP 芯粒之間實現高速互聯，旨在打造開放性的 Chiplet 生態系統，有望推動解決 Chiplet 標準化問題，有望帶動全球 Chiplet 產業鏈快速發展。

國際：技術領先引領發展

目前國際先進封裝巨頭 Intel、臺積電已擁有相對成熟的 Chiplet 產能布局。1）臺積電開發的 InFO、CoWoS 以及 SoIC 先進封裝技術現已應用于智能手機、5G 網絡、AI、電子穿戴設備等多個領域。2）Intel 開發的 EMIB、Foveros 以及基于以上二者開發的 Co-EMIB 先進封裝技術，開拓了全新的 3D+2D 封裝設計思路。

臺積電：1）INFO 屬于 2D 封裝技術，可應用于射頻、無線芯片、處理器、基帶芯片、圖形處理器和網絡芯片的封裝。TSMC 依靠 INFO 取代三星成為蘋果 iPhone 處理器的生產廠商。2）CoWoS 屬于 2.5D 封裝技術，于 2012 年開始量產，是將芯片封裝到硅轉接板（中介層）上，使用硅轉接板上的高密度布線進行互連，再安裝在封裝基板上。CoWoS 與 InFO 的區別是，前者通過硅轉接板互連，主要針對高端市場，連線數量和封裝尺寸相對較大；后者通過基板互連，主要針對性價比市場，封裝尺寸和連線數量相對較少。3）SoIC 技術采用創新的多芯片堆棧技術，包含 CoW（Chip-on-wafer）和 WoW（Wafer-on-wafer）兩種技術，屬于 3D 封裝。SoIC 沒有凸點的接合結構，因而擁有更高的集成密度和更好的性能。

Intel：1）EMIB 是 Intel 提出的 2D 封裝技術，屬于有基板類封裝。因為沒有 TSV，EMIB與 2.5D 封裝相比工藝和設計更加簡單，封裝良率更高。同時相比于傳統的 SoC 芯片，EMIB可以把 10nm 工藝（CPU、GPU）、14nm 工藝（IO 單元、通訊單元）和 22nm 工藝（內存）整合到一起。2）Foveros 是 Intel 推出的 3D 堆疊封裝技術，與 EMIB 相比，Foveros 在性能和功能方面差異不大，但在體積、功耗方面占優勢，更適用于小尺寸產品。3）Co-EMIB 是EMIB 和 Foveros 的結合體，其中 EMIB 主要負責橫向連接，Foveros 負責縱向堆棧。通過Co-EMIB 可將多個 3D Foveros 芯片進行拼接以制造更大的芯片系統，提供堪比單片的性能。

國內：前瞻布局奮力追趕

根據芯思想研究院數據，2022 年長電科技是全球第三，中國大陸第一 OSAT 廠商，全球市占率 10.71%。2023 年，公司將主要投資的重點放在汽車電子專業封測基地，2.5D Chiplet，新一代功率器件封裝產能規劃等未來發展項目。Chiplet 小芯片解決方案的多樣化研發、PLP 面板級封裝實用技術研發、碳化硅，氮化鎵等新一代功率器件模組的研發將是 2023 年的重點推進方向。2023 年 1 月，公司宣布 XDFOI Chiplet 高密度多維異構集成系列工藝進入穩定量產階段，同步實現國際客戶 4nm 節點多芯片系統集成封裝產品出貨。

根據芯思想研究院數據，2022 年通富微電是全球第四，中國大陸第二 OSAT 廠商，全球市占率 6.51%。公司收購 AMD 蘇州及 AMD 檳城各 85%股權，是 AMD 最大的封測供應商，占其訂單總數 80%以上，已為其大規模量產 Chiplet 產品。目前，公司自建 2.5D/3D 產線全線通線，1+4 產品及 4 層/8 層堆疊產品研發穩步推進；基于 Chip Last 工藝的 Fan-out 技術，實現 5 層 RDL 超大尺寸封裝（65×65mm）；基于超大多芯片 FCBGA MCM 技術，實現最高 13 顆芯片集成及 100×100mm 以上超大封裝；完成高層數再布線技術開發，可為客戶提供晶圓級和基板級 Chiplet 封測解決方案，并充分利用其 CPU、GPU 量產封測平臺，深度參與國產半導體高端芯片產業化過程。

封測技術：先進工藝升級注入活力

Chiplet 推動封裝技術升級，帶動測試需求同步增長。1）Chiplet 對封裝工藝提出更高要求。Chiplet 與 SiP 相似，都是進行不同元件間的整合與封裝，而 Chiplet 的各裸芯片之間是彼此獨立的，整合層次更高。Chiplet 方案需要減少 die-to-die 互連時延同時保證信號傳輸質量，要求實現更高的芯片布線密度，進一步催化先進封裝向高集成、高 I/O 密度的路線發展。2）Chiplet 將推動芯片測試需求增長。相比 SoC 封裝，基于 Chiplet 架構的芯片制作需要多個裸芯片，單個裸芯片失效會導致整個芯片失效，需要進行更多測試以減少失效芯片帶來的損失，帶動芯片測試業務需求增加。

國內領先封測企業順應趨勢，在支持 Chiplet 方案的先進封裝布局已初顯成果。長電科技 XDFOI Chiplet 高密度多維異構集成系列工藝已進入穩定量產階段，實現國際客戶 4nm節點多芯片系統集成封裝產品出貨。XDFOI 可將有機重布線堆疊中介層厚度控制在 50μm以內，微凸點(μBump)中心距為 40μm，實現在更薄和更小單位面積內進行各種高密度工藝集成，最大封裝體面積約為 1500mm2系統級封裝。通富微電是 AMD 重要封測代工廠，在Chiplet、WLP、SiP、Fanout、2.5D、3D 堆疊等方面均有布局和儲備。公司開啟“立足 7nm、進階 5nm”的戰略，已具備 7nm Chiplet 先進封裝技術大規模生產能力，深入開展 5nm 新品研發，全力支持客戶 5nm 產品導入，現已完成研發逐步量產，助力大客戶高端進階。

封測設備：國產化滲透有望提速

Chiplet 提高封測設備要求，市場需求大幅增加。1）Chiplet 實施關鍵之一在于先進封裝技術的實現，因此對封裝設備提高了要求及需求。封裝設備需求增加：例如研磨設備增加（晶圓需要做的更?。?、切割設備需求增加、固晶設備增加（DieBond 要求更高）；新設備需求：如凸塊（bump）工藝涉及到曝光、回流焊等設備等。先進封裝設備包括刻蝕機、***、PVD/CVD、涂膠顯影設備、清洗設備等。2）Chiplet 技術為保證芯片良率，購置檢測設備的數量將大幅增加。Chiplet 需要的測試機數量將遠高于 Soc 芯片測試機。目前 Soc芯片測試對于可能數?；旌系牡统杀敬鎯π酒炔捎贸闄z方式，而 Chiplet 技術為保證最后芯片的良率，需保證每個 Chiplet 的 die 有效，將對每個 die 進行全檢。

審核編輯：黃飛

?