串擾是不同傳輸線之間的能量耦合。當不同結構的電磁場相互作用時，就會發生串擾。在數字設計中，串擾現象是非常普遍的。串擾可能出現在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上。此外，隨著技術的進步和客戶要求的提高，產品向物理尺寸更小、速度更快的方向發展，這使得數字系統中的串擾急劇增加。串擾將給系統設計帶來很大的困難。所以，了解串擾的機理并掌握解決串擾的設計方法，對工程師而言是至關重要的。本章中將介紹引發串擾的機理，給出建模方法，并詳細闡述串擾對系統性能的影響。

　　5.1 串擾基本知識

　　5.1.1 串擾的基本概念

　　串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產生的不期望的電壓噪聲干擾。這種干擾是由于兩條信號線間的耦合，即信號線之間互感和互容耦合引起的。容性耦合(當干擾源產生的干擾是以電壓形式出現時，干擾源與信號電路之間就存在容性(電場)耦合，這時干擾電壓線電容耦合到信號電路，形成干擾源)引發耦合電流，而感性耦合(當干擾源是以電流形式出現的，此電流所產生的磁場通過互感耦合對鄰近信號形成干擾)則產生耦合電壓。由于自身的邏輯電平發生變化，對其他信號產生影響的信號線稱為“攻擊線”(Aggressor)，即干擾線。受到影響而導致自身邏輯電平發生異常的信號連線我們稱為“犧牲線”(Victim)，即被干擾線。串擾噪聲從干擾對象上通過交叉耦合到被干擾對象上，表現為在一根信號線上有信號通過時，在PCB板上與之相鄰的信號線上就會感應出相關的信號。

　　圖5-1中如果位于A點的驅動源稱為干擾源(Aggressor)，則位于D點的接收器稱為被干擾對象(Victim)，A、B之間的線網稱為干擾源網絡，C、D之間的線網稱為被干擾對象網絡;反之，如果位于C點的驅動源稱為干擾源，則位于B點的接收器稱為被干擾對象，C、D之間的線網稱為干擾源網絡，A、B之間的線網稱為被干擾對象網絡。

　　圖5-1 串擾中的干擾源與被干擾對象

　　當干擾源狀態變化時，會在被干擾對象上產生一串擾脈沖，在高速系統中，這種現象很普遍。例如，當干擾源的信號有上升沿跳變(從0到1)，而被干擾源保持為0電平，通過兩者之間的交叉耦合電容，在被干擾源上就會產生一個短時的脈沖干擾，如圖5-2.a所示。類似的，在干擾源上有一個上升沿跳變(從0到1)，而在被干擾源上有一個下降沿跳變(從1到0)，由于交叉耦合的影響，在被干擾源上就會產生時延，如圖5-2.b所示。

　　圖5-2 a)短時脈沖干擾 b)時延

　　通常，依賴于干擾源和被干擾源上信號的跳變，被干擾線上產生四種類型的影響：正的短時脈沖，負的短時脈沖，上升時延，下降時延，如圖5-3所示。

　　圖5-3 四種不同影響

　　從干擾線耦合到被干擾線上的電壓與被干擾線上的電壓是完全無關的。

第五章具體圖形及相應文章內容詳見壓縮包：高速電路信號完整性分析與設計五.rar
?