采用晶圓級封裝(wafer-level package；WLP)可降低解決方案的整體尺寸及成本。然而當你使用晶圓級封裝IC時，印刷電路板(PCB)將變得較為復雜，而且若未仔細規劃，則將導致不穩定的設計。本文章將針對在應用上選擇使用0.4或0.5毫米間距的晶圓級封裝時，有關PCB設計上的考量及一般的建議事項。

設計系統級線路時，印刷電路板的面積是相當珍貴的。一個降低設計所需PCB面積的方法就是使用較小的IC封裝，例如晶圓級封裝(wafer-level package；WLP)。若您能依照以下準則進行設計，則PCB將能釋很多面積，同時也可節省許多成本。

晶圓級封裝體積較它們的前一代技術小很多，這是因為此封裝是直接建立在矽基板上，而且毋需使用焊線，如此能縮短周期時間并節省封裝成本。然而，為了讓PCB的成本維持在最低水準，還是必須采取一些布局方面的考量。此篇文章提出在使用晶圓級封裝設計時，一些需遵循的PCB布局通用準則。在進行PCB布局設計時，這些準則能協助增加設計被可靠生產的機會。

SMD與NSMD焊墊

在開始任何布線之前，首先要考慮的應該是WLP占板空間的設計。WLP的設計圖將會提供用以建置PCB占板空間的大部分訊息(包括封裝尺寸、誤差、接腳間距等)。此外，在建置WLP占板空間時，還需要考量用於IC接腳的焊墊類型。焊墊的選擇包括焊罩定義型(solder mask defined；SMD)及非焊罩定義型(nonsolder mask defined；NSMD)，圖1顯示了這兩者的分別。

圖1：在建置WLP的占板空間時，需考慮用於IC接腳的焊墊類型，這可以是焊罩定義型(solder mask defined；SMD)或非焊罩定義型(nonsolder mask defined；NSMD)。

焊罩定義型(SMD)焊墊，顧名思義，就是利用焊罩來定義焊球將會被焊接的焊墊面積。此種方法可減少焊墊在焊接或是除焊的過程中被拉高的可能性。然而這種方法的缺點是，它減少了可以用來作為與錫球連接的銅表面面積，以及減少了相鄰焊墊間的空間。焊墊間走線(trace)寬度受到限制，如此可能會影響導通孔的運用。

非焊罩定義型焊墊是利用銅來定義與焊錫凸塊焊接的焊墊面積。這種方法提供了較大的表面面積來與錫球連接，同時也提供了焊墊間較大的絕緣距離(與焊罩定義型相較)，因此可以允許有較寬的走線寬度，且導通孔的使用上較有彈性。這種方式的缺點則是在焊接與除焊的過程中，比較容易造成焊墊被拉高。

最獲推薦采用的焊墊型式是焊罩定義型焊墊。這種形式的焊墊會有比較好的焊錫連接性，可讓焊錫與焊墊結合在一起而整個封住。當開始進行晶圓級封裝的PCB設計時，必需將這兩種型式的焊墊都列入考量，同時針對應用標的來衡量其中的利弊得失。請注意，此兩種方法都可被使用在單一的晶圓級封裝的占板空間。

間距尺寸是指在IC上，錫球(就是指接腳)之間的距離。這個距離是量測兩個相鄰錫球中心線到中心線的距離。這個間距越大，則焊墊之間可以用來布線走線的空間也就越大。

0.5毫米間距的設計比起0.4毫米的設計，提供了稍微多一點的空間。0.5毫米間距的設計可以提供給您的錫球中心線到中心線的空間是19.7密爾(千分之一英寸)。一個典型的焊墊尺寸是8.7密爾，所以在焊墊到布線走線間，有11密爾的空間。在采用走線到錫球(trace-to-solder-ball)間的絕緣距離是3.5密爾的規范時，可以輕易符合在兩個定義好的錫球焊墊間的走線最大寬度必須在4密爾以下的要求。在4密爾寬度的走線之下，使用1盎司的銅，你可以把流經走線的電流限制在大約220毫安培。如果使用2盎司的銅，則可以在走線上驅動380毫安培的電流。圖2顯示了一個0.5毫米間距的晶圓級封裝的空間與尺寸。

0.4毫米(15.7密爾)間距的設計與0.5毫米設計想較之下有一點棘手，在錫球間可以布線走線的空間少了許多，這也意味著有著較多的限制及較少的彈性。當一個典型的焊墊尺寸是7密爾時，這將留下只有8.7密爾的空間讓你在焊墊之間來布線走線。當使用了3密爾來作為每一邊與走線內側距離時，你的走線最大寬度將僅剩下2.7密爾以下。圖三顯示了一個0.4毫米間距的晶圓級封裝空間與尺寸。在2.7密爾的走線寬度下，使用1盎司的銅，將使得流經走線的電流會被限制在大約160毫安培左右。對於像這樣0.4毫米的小間距，想要使用較厚的銅可能會有一些問題，因為走線的寬度會比銅的寬度來的小(例如，2盎司銅=2.8密爾)。這將會導致在蝕刻/電鍍的制程之後，走線的凈寬度會小於2.7毫米。表1提供了由一般印刷電路板制造商所建議的走線寬度與銅厚度的對應表。

布線的選擇方案