TSV市場預測與評估

　　許多消費性應用須要使用TSV、中介層或可切入扇出型晶圓級封裝（FOWLP）做進階封裝，以便產生薄于50微米（μm）的超薄半導體晶圓，如供電元件絕緣閘雙極電晶體（IGBT）、RF與發光二極體（LED）。由于超薄晶圓較不穩定、比傳統的更易碎、探針測試時易破，且在研磨與晶圓加工時易產生撓曲，因此需要新的暫時鍵合技術。

　　研究機構Yole找出至少六個使用載具暫時鍵合的技術，每一種在化學藥劑與載具等上，都有不同的特性，而暫時鍵合發展的目標是能夠降低成本、抗高溫與結構穩定的問題，工具廠商、化學藥劑供應商與基板廠商都須要合作，以便達成這個目標，而部分如Nitto Denko、TOK與TEL則試著供應制程與化學材料。Yole預估暫時鍵合的市場將會在2011？2016年間，有五倍的市場成長，讓市值上探3億美元，需要暫時鍵合的晶圓，將會在2016年達到3千5百萬片。

　　導入新技術在還沒有商品化之前，可能無法得到任何即時好處，正如堆疊DRAM已進行了一段時間，但仍在商品化過程中遇到問題。讓應用TSV堆疊DRAM的商品延后上市時間的原因之一，便是對堆疊后的記憶體可靠度有所質疑。根據IBM的說法，TSV的封裝必須能夠考慮關鍵架構的整合效果，如TSV、微凸塊、D2D/基底接合、底部填充劑（Underfill）層以及重分布層（RDL）等，都必須有完善的搭配。

　　除此之外，晶片與封裝的關聯，是TSV DRAM封裝可靠度的關鍵，因為孔的生成與金屬填孔，都會改變DRAM晶片的物理特性，而妥善處理微凸塊接合與Underfill，是可以最小化DRAM晶片主動層壓力的關鍵。另外，在磨薄后DRAM中，將會有VRT（Variable Retention Time）問題，也是可靠度所須做的考量因素。

　　第一個使用TSV堆疊DRAM的應用，是在2010年起于伺服器之高效能DDR3的市場應用上，其晶片尺寸大約在9毫米×10毫米，而這種伺服器記憶體的應用率，在2010年時大概有27%左右，然而，也須端看TSV與其他技術比較之后的結果。表1是DRAM使用TSV技術時在一般市場的預估值。

　　表2顯示使用TSV在圖形處理器的市場預測，這個圖形處理器尺寸大約在15毫米×15毫米，并且會有處理器與記憶體在其中。

　　從表3的預測中可以看出，FPGA將于2013年開始使用TSV制造，但仍須視晶圓代工的能力而定。在2013年之前，FPGA仍僅止于研發階段，在2013年后，FPGA堆疊后的晶片尺寸至少會到14毫米×14毫米左右，而在每個堆疊中也都會有記憶體和處理器。

　　若觀察無線產品市場，主要還是以處理器與記憶體的配合為主要應用方向，而正當許多廠商已開始朝采用TSV來形成解決方案時，這類產品的價值鏈晶圓代工夥伴，目前還尚未可以提供對應的服務及妥善的生產線，許多廠商都希望在2011年便可以有產品上市，但直到2012年才有廠商開始投入量產，晶圓代工也比較有生產線可用（表4），而處理器晶片尺寸可能會在7毫米×7毫米左右，并且會使用TSV把記憶體整合堆疊到處理器內。

　　當然，在半導體市場上仍有其他的可能應用存在，例如NAND快閃記憶體的應用，其可能的堆疊將包含記憶體儲存卡、通用序列匯流排（USB）硬碟、固態硬碟（SSD）、microSD卡、MP3播放器、數位相機以及可攜式的游戲機，對于這部分的應用，在2009年便開始引起很大的回響與討論，然而目前多數的廠商仍認為TSV的相關成本未能妥善評估，并且目前還有其他替代技術，例如使用薄化晶片與打線接合堆疊的方式，也能夠取得相同的密度水準，因此到2014年之后才有量產TSV技術的可能性。

　　TSV前景看好　惟時間表未定

　　目前許多廠商在應用TSV上并沒有設定很明確的藍圖，且因為制程與設計間有落差，所以方法并不明確，因此應用TSV的3D IC雖然是一個新模式，但對于設計者而言，必須改變傳統二維（2D）設計的想法與結構。

　　另外，組裝也是另一個問題。許多的制程都會因為TSV而有物理、散熱或電性的應力結構的改變，而改變元件的特性。雖然，這2年來已有許多重大的技術突破，不論在設計或制程上都有順利的進展，但離量產仍有一段距離，問題包括成本、設計規則的改變、系統的協同設計需求以及新工具與架構之間的整合應用等。

　　比較理想的生態應該包含代工廠、矽智財（IP）供應商、電子設計自動化（EDA）廠商與封測代工廠（OSAT）等，一起在設計工具與參考流上取得整合共識，這種成本效率、技術改善與協同的生態，是讓應用TSV的3D IC成為主流的關鍵要素。

　　此外，雖然目前在市場上已有許多的公司規畫且有意愿導入TSV技術到自家的核心技術以及產品上，但是由于相關成本較難估算，而且價值鏈架構并不是很穩定，仍需要時間來加以厘清，才可助加速TSV于市場上的應用。