GF、英特爾、三星與臺積電的7nm版本

Jones談話中最有趣的部份內容就是對于10nm、7nm和5nm節點的詳細分析。 臺積電去年秋天通過7nm制程，目前正使用現有的光學步進器實現量產。 他說，Globalfoundries將在今年晚些時候推出類似的制程。

兩家公司計劃在明年初量產第二代7nm制程，采用EUV制作觸點和通孔，將15個光學層數減少到5個EUV層。 這一制程可望縮短周期時間，而且不需要薄膜。

Globalfoundries去年六月份宣布在2019年采用EUV實現7nm的計劃。 Jones「臺積電私下告訴客戶也計劃如此。 」瓊斯說。

芯片制造商可能必須使用30mJ/cm2劑量的抗蝕劑，這高于其目標的20mJ/ cm2。 他們還可能必須使用電子束系統檢查光罩的缺陷，而不是像EUV系統一樣使用13.5mm波長尋找缺陷的光化系統。

Globalfoundries、三星和臺積電除了使用觸點和通孔外，還計劃為不同的7nm版本使用EUV和薄膜來制作1x金屬層。 這些制程將提供微縮，并使23層光學層減少到9層EUV。

這正是三星將在明年初推出的首款7nm節點，即7LPP。 臺積電的7FF+版本，預計將在2019年中期推出，Globalfoundries則將在明年年底推出7LP+。

Jones詳細介紹了他預計到2020年將會看到的各種10nm、7nm和5nm制程版本

Jones表示，英特爾目前使用的10nm制程采用光學步進器實現量產，提供的密度相當于其競爭對手所能實現的最佳7nm版本。 他預期英特爾將在2019年采用EUV升級10nm+制程。

三星和臺積電已經在討論可能在2019年底前提供5nm制程。 他們應該會是第一批使用EUV制造1D金屬層的制造商。 他說，如果有更好的抗蝕劑出現，這個制程就能使用EUV減少多達5個切割光罩，讓FinFET減少到僅使用1個光罩。

另外，Jenkins表示，ASML已經為支持高數值孔徑（NA）的EUV系統完成光學設計部份了，而且整體設計「順利」。 該公司已于2016年底宣布計劃在2024年量產該新系統。

盡管EUV是推動半導體產業制造更小芯片的重要里程碑，但預計并不至于顛覆目前的芯片制造設備和裝置市場。 Jones說，晶圓廠將會持續需要大量的現有資本設備和供應，才能與EUV一起邁向未來的制程節點。