一、單項選擇題(本大題共15小題，每小題1分，共15分)在每小題列出的四個選項中只有一個選項是符合題目要求的，請將正確選項前的字母填在題后的括號內(nèi)。

1.若十進(jìn)制數(shù)為132.75，則相應(yīng)的十六進(jìn)制數(shù)為( )。

A.21.3

B.84.c

C.24.6

D.84.6

2.若x=1011,則[x]補(bǔ)=( )。

A.01011

B.1011

C.0101

D.10101

3.某機(jī)字長8位，含一位數(shù)符，采用原碼表示，則定點小數(shù)所能表示的非零最小正數(shù)為( )。

A.2-9

B.2-8

C.1-2-7

D.2-7

4.設(shè)某浮點數(shù)共12位。其中階碼含1位階符共4位，以2為底，初碼表示；尾數(shù)含1位數(shù)符共8位，補(bǔ)碼表示，規(guī)格化。則該浮點數(shù)所能表示的最大正數(shù)是( )。

A.27

B.28

C.28-1

D.27-1

5.原碼乘法是指( )

A.用原碼表示乘數(shù)與被乘數(shù)，直接相乘

B.取操作數(shù)絕對值相乘，符號位單獨處理

C.符號位連同絕對值一起相乘

D.取操作數(shù)絕對值相乘，乘積符號與乘數(shù)符號相同

6.一般來講，直接映象常用在( )

A.小容量高速Cache

B.大容量高速Cache

C.小容量低速Cache

D.大容量低速Cache

7.下列存儲器中，( )速度最快

A.硬盤

B.光盤

C.磁帶

D.半導(dǎo)體存儲器

8.采用直接尋址方式，則操作數(shù)在( )中

A.主存

B.寄存器

C.直接存取存儲器

D.光盤

9.零地址指令的操作數(shù)一般隱含在( )中

A.磁盤

B.磁帶

C.寄存器

D.光盤

10.微程序存放在( )

A.主存中

B.堆棧中

C.只讀存儲器中

D.磁盤中

11.在微程序控制方式中，機(jī)器指令和微指令的關(guān)系是( )。

A.每一條機(jī)器指令由一條微指令來解釋執(zhí)行

B.每一條機(jī)器指令由一段(或一個)微程序來解釋執(zhí)行

C.一段機(jī)器指令組成的工作程序可由一條微指令來解釋執(zhí)行

D.一條微指令由若干條機(jī)器指令組成

12.異步傳送方式常用于( )中，作為主要控制方式。

A.微型機(jī)的CPU內(nèi)部控制

B.硬連線控制器

C.微程序控制器

D.串行I/O總線

13.串行總線主要用于( )。

A.連接主機(jī)與外圍設(shè)備

B.連接主存與CPU

C.連接運算器與控制器

D.連接CPU內(nèi)部各部件

14.在常用磁盤中，( )。

A.外圈磁道容量大于內(nèi)圈磁道容量

B.各道容量不等

C.各磁道容量相同

D.內(nèi)圈磁道容量大于外圈磁道容量

15.在下列存儲器中，( )可以作為主存儲器。

A.半導(dǎo)體存儲器

B.硬盤

C.光盤

D.磁帶

二、改錯題(本大題共5小題，每小題2分，共10分)針對各小題的題意，改正其結(jié)論中的錯誤，或補(bǔ)充其不足。

1.在計算機(jī)中，各指令周期的時間長度是相同的。

2.CPU只是計算機(jī)的控制器。

3.按時序控制方式分，總線可分為串行總線和并行總線。

4.顯示適配器中的顯示緩沖存儲器用于存放顯示器將要向CPU輸入的信息。

5.對外設(shè)統(tǒng)一編址是指給每個外設(shè)設(shè)置一個地址碼。

三、名詞解釋題(本大題共5小題，每小題2分，共10分)

1.主機(jī)

2.基數(shù)

3.控制存儲器(CPU內(nèi)的)

4.主設(shè)備

5.I/O接口

四、簡答題(本大題共6小 題，每小題5分，共30分)

1.靜態(tài)存儲器(SRAM)依靠什么來存儲信息?為什么稱為“靜態(tài)”存儲器?

2.簡述寄存器間接尋址方式的含義，說明其尋址過程。

3.微程序控制器怎么產(chǎn)生操作控制信號，這種控制器有何優(yōu)缺點?

4.何謂串行傳輸，有何優(yōu)缺點?適用什么場合?

5.何謂DAM方式?說明它的適用場合。

6.何謂多重中斷?如何保證它的實現(xiàn)?

五、計算題(本大題共1小題，10分)

已知x=0011,y=-0101，試用原碼一位乘法求xy=?請給出規(guī)范的運算步驟，求出乘積。

六、設(shè)計題(本大題共2小題，共25分)

1.(10分)以單總線的CPU數(shù)據(jù)通路結(jié)構(gòu)為背景，擬出加法指令ADD R3,R1,R2的指令流程。本指令功能是將R1和R2中的數(shù)相加，結(jié)果送入R3。

2.(15分)用2K×4位/片的RAM存儲芯片構(gòu)成一個8KB的存儲器，地址總線為A15(高位)～A0(低位)，數(shù)據(jù)總線D7(高位)～D0(低位)， 控制讀寫。請寫出片選邏輯式，畫出芯片級邏輯圖，注意各信號線。

　　　　　　　　　　　　　　　　　　　　　　　全國2002年4月高等教育自學(xué)考試
　　　　　　　　　　　　　　　　　　　　　　計算機(jī)組成原理試題參考答案
　　　　　　　　　　　　　　　　　　　　　　　　　課程代碼：02318

一、單項選擇題(每小題1分，共15分)

1.B 2.A 3.D 4.D 5.B 6.B 7.D 8.A 9.C 10.C 11.B 12.D 13.A 14.C 15.A

二、改錯題(每小題2分，共10分)

1.一般說，由于各指令功能的不同，它們的指令周期有長有短，不一定相同。

2.CPU是由控制器和運算器組成的。

3.按時序控制方式分，總線可分成同步總線和異步總線。

4.顯示緩沖存儲器存放屏上待顯示的信息(一幀字符的編碼或一幀圖像的像點代碼)。

5.對外設(shè)統(tǒng)一編址是指將外設(shè)接口中的控制寄存器、數(shù)據(jù)寄存器和狀態(tài)字寄存器等有關(guān)的接口寄存器與主存聯(lián)合在一起統(tǒng)一編排地址。

三、名詞解釋(每小題2分，共10分)

1.邏輯上把CPU和主存合在一起稱為主機(jī)。

2.進(jìn)位計數(shù)制中各數(shù)位允許使用的數(shù)碼個數(shù)稱為該進(jìn)位計數(shù)制的基數(shù)。

3.CPU內(nèi)用于存放實現(xiàn)指令系統(tǒng)全部指令的微程序的只讀存儲器稱為控制存儲器。

4.申請并獲得總線控制權(quán)，控制總線傳送操作的設(shè)備稱為主設(shè)備。

5.是指連接主機(jī)和外圍設(shè)備的邏輯部件。

四、簡答題(每小題5分，共30分)

1.靜態(tài)存儲器依靠雙穩(wěn)態(tài)電路的兩個穩(wěn)定狀態(tài)來分別存儲0和1。

這類存儲器在電源正常情況下，可以長期保存信息不變(除非重新寫入)，不需要動態(tài)刷新，所以稱為“靜態(tài)”存儲器。

2.含義：指令中給出寄存器號，操作數(shù)的地址在寄存器中。

尋址過程：從指令中取出寄存器號，找到對應(yīng)的寄存器，以該寄存器內(nèi)容作為地址訪問主存，讀出操作數(shù)。

3.操作控制信號的產(chǎn)生：事先把操作控制信號以代碼形式構(gòu)成微指令，然后存放到控制存儲器中，取出微指令時，其代碼直接或譯碼產(chǎn)生操作控制信號。

優(yōu)點：規(guī)整、易于修改和擴(kuò)展

缺點：速度較慢

4.串行傳輸是指用一條線按位串行傳送數(shù)據(jù)

優(yōu)點：線路成本低

缺點：傳送速度慢

適用場合：主機(jī)與低速外設(shè)間的傳送遠(yuǎn)距離通信總線的數(shù)據(jù)傳送系統(tǒng)之間的通信總線的數(shù)據(jù)傳送

5.定義：由DMA控制器控制系統(tǒng)總線，直接依靠硬件實現(xiàn)主存與I/O設(shè)備之間的數(shù)據(jù)直傳，傳送期間不需要CPU程序干預(yù)。

適用場合：高速、批量數(shù)據(jù)的簡單傳送。

6.多重中斷：CPU在響應(yīng)處理中斷的過程中，允許響應(yīng)處理更高級別的中斷請求，這種方式稱為多重中斷。

實現(xiàn)方法：在中斷服務(wù)程序的起始部分用一段程序來保存現(xiàn)場，送新屏蔽字以取屏蔽同級別和低紙別的中斷請求、然后開中斷，這樣CPU就可響應(yīng)更高級別的中斷請求，實現(xiàn)多重中斷。

五、計算題(10分)

初值：x原=00011，|x|=0011

y原=10101,|y|=0101

求符號：***=xf yf=0 1=1

分步操作：

結(jié)果：z=x?y=-1111

六、設(shè)計題(共25分)

1.(10分)

PC→MAR

PC+1→PC

DBUS→MDR→IR

R1→Y

R2+Y→Z

Z→R3

2.(15分)