網(wǎng)絡(luò)處理器,什么是網(wǎng)絡(luò)處理器

網(wǎng)絡(luò)處理器是將ASIC (專用集成電路)的速度和一個CPU結(jié)合起來以提供高性能聯(lián)網(wǎng)解決方案的集成電路設(shè)備。ASIC技術(shù)廣泛用于分類、篩選和轉(zhuǎn)發(fā)IP通信。不過,ASIC的問題是,它們是通過硬接線而具有某一特定功能集合的。如果功能集合改變或升級,ASIC必須被更換。當(dāng)新標準(MPLS和Diff-Serv是最近標準發(fā)展的例子)出現(xiàn)時,ASIC必須被更換,而網(wǎng)絡(luò)處理器能夠通過靈活的軟件體系提供硬件級的處理性能，基于NP(Network Processor)的網(wǎng)絡(luò)設(shè)備具有高性能和靈活性。

網(wǎng)絡(luò)處理器解決這個問題并提供增強性能。網(wǎng)絡(luò)處理器是一種高性能、可編程的I/O設(shè)備。它特定地應(yīng)用于通信領(lǐng)域的各種任務(wù)，比如包處理、協(xié)議分析、路由查找、聲音/數(shù)據(jù)的匯聚、防火墻、QoS等?？删幊绦允菂^(qū)分網(wǎng)絡(luò)處理器和ASIC的標準。與創(chuàng)建一次性ASIC相反,網(wǎng)絡(luò)處理器允許創(chuàng)建網(wǎng)絡(luò)設(shè)備的供應(yīng)商給通信處理器編寫代碼來減少產(chǎn)品上市的時間。通過允許讓供應(yīng)商給設(shè)備添加新功能,這個策略也延長了設(shè)備的使用壽命。

網(wǎng)絡(luò)處理器器件內(nèi)部通常由若干個微碼處理器和若干硬件協(xié)處理器組成，多個微碼處理器在網(wǎng)絡(luò)處理器內(nèi)部并行處理，通過預(yù)先編制的微碼來控制處理流程?？梢詫W(wǎng)絡(luò)處理器編程以支持自定義算法。處理器被優(yōu)化以執(zhí)行網(wǎng)絡(luò)設(shè)備的多種功能,包括幀分類、篩選、轉(zhuǎn)發(fā)、標記、策略管理、業(yè)務(wù)流量調(diào)整以及Diff-Serv路由選擇。這些功能與提供QoS、通信優(yōu)先級、業(yè)務(wù)流量管理的交換機相關(guān)聯(lián)?？刂茦I(yè)務(wù)流的策略由軟件實現(xiàn),所以這些策略很容易升級。對于一些復(fù)雜的標準的操作(如內(nèi)存操作、路由表查找算法、QoS的擁塞控制算法、流量調(diào)度算法等)則采用硬件協(xié)處理器來進一步提高處理性能。從而實現(xiàn)了業(yè)務(wù)靈活性和高性能的有機結(jié)合。網(wǎng)絡(luò)處理器的使用方法與ASIC相同。它們位于網(wǎng)絡(luò)交換設(shè)備的數(shù)據(jù)路徑中,與物理接口直接相連。處理機也可以執(zhí)行組幀、分段和重組,以及其他功能?！?EZchip的TOPcore網(wǎng)絡(luò)處理器技術(shù)集成了許多小而快的處理器,每個處理器都被優(yōu)化以執(zhí)行特定任務(wù),并在性能上能夠比其他基于普通RISC處理器的網(wǎng)絡(luò)處理機體系結(jié)構(gòu)有10倍的改進。四個TOP(任務(wù)優(yōu)化處理器)是TOPparse(數(shù)據(jù)分組分析與分類)、TOPsearch(搜索與查找)、TOPresolve (轉(zhuǎn)發(fā)與QoS決策)和TOPmodify(數(shù)據(jù)分組修改)。TOPparse負責(zé)從數(shù)據(jù)流中鑒別和抽取各種包頭、標記、地址、端口、協(xié)議、域、模板和關(guān)鍵詞，它可以解析任何格式的包、封裝方法、專有標記等。TOPsearch用解析后的域作為關(guān)鍵詞，完成在相關(guān)的路由、分類和策略表中的查找。TOPresolve進行轉(zhuǎn)發(fā)、QoS決策、升級查找表和進程狀態(tài)信息。TOPmodify負責(zé)修改包內(nèi)容，并完成在包中的重寫、增加或插入操作。圖2顯示了TOPcore的體系結(jié)構(gòu)。系統(tǒng)能以lOGbit/s/OC-192(可升級至40Gbit/s/OC-768)的速率執(zhí)行復(fù)雜的數(shù)據(jù)分組操作和七層數(shù)據(jù)分組處理。