想知道在3D（2.5D）IC設計行業發生了什么大事件，參加每年在伯林蓋姆舉行的3D ASIP會議是最佳的場所。市調機構Yole在今年的會議上介紹了3D IC的最新進展。其他的介紹都是關于行業探索、功耗降低、TSV封裝、裝配過程中的平面性等話題。

　　在過去，這個會議上都是3D封裝時代馬上“真的很快”就要來臨了的論調，但每次發布的3D封裝設計，當我們對它進行拆解時，都會發現它并沒有使用硅通孔（TSV）或任何真正的3D封裝技術。每次都是“狼來了”，不過今年確實不同，這次3D封裝真來了。

　　3D封裝號稱是超越摩爾定律瓶頸的最大“殺手锏”，但是對于大部分應用而言，3D封裝和2.5D封裝工藝仍然太昂貴了，但是可以利用這種工藝的優勢并讓消費者買單的一些高端應用正在進行這種新工藝的嘗試。不要指望3D封裝芯片會很快出現在你的手機上，但在路由器、服務器以及高端的東西上已經開始看到3D 封裝芯片的身影。三星做的一項研究顯示，相較于層疊封裝設計（就像目前蘋果的Ax系列處理器的設計），3D封裝和2.5D封裝工藝可以做到在封裝尺寸下降、功耗下降的同時帶寬可以大幅度增長。在這些高價位的設計中3D封裝工藝的價值開始凸顯。

　　業界現在也出現了一些非常高規格的3D封裝器件。最早出現的是Xilinx公司的高端FPGA，但它的出貨量非常低，價格也非常高，所以關于讓3D封裝工藝的價格真正降下來這件事，它并不能提供多少參考價值，而且事實上它也只是2.5D封裝的產品，還不是真正的3D封裝。三星發布了其DDR4 DRAM 3D DIMM模塊。美光的混合存儲立方體即將開始正式量產：這個存儲器件在四個內存芯片上堆疊一個實現了所有控制邏輯的邏輯芯片。SK海力士和三星也宣布他們的3D封裝內存產品正在進入大批量生產階段。

　　AMD（ATI）發布了采用20nm工藝的3D堆疊高帶寬內存（HBM），計劃在明年第二季度開始供貨。Nvidia也表示將在2016年引入3D封裝工藝，英特爾曾表示他們已經掌握了這項技術，但還沒有公布任何相關產品，可是別忘了他們是英特爾。在低端市場上，Matrox已經宣布下一代GPU模塊將采用AMD的3D堆疊工藝。如果想上頭條，就得追趕潮流。

　　也有一些其他的設計采用了3D封裝工藝。它們的共同特征是定位高端市場，這樣，盡管3D封裝仍然昂貴，但它具有較高的性能/帶寬比，有需求的高端市場可以承受這種成本。我不知道美光HMC的成本，但他們承認，比起購買相同數量的普通DRAM要大得多。但HMC性能是如此得高，所以如果你正在建設高端服務器或路由器，使用 HMC仍然是值得的。

　　近年來，SoC的最大推動力是移動設備，但移動設備對成本實在太敏感。高通曾經說過，內插器的成本太高了，而現在移動市場所有的增長都是來自低端市場，別指望3D封裝會很快出現在移動應用中。

　　對于真正的大芯片，采用2.5D封裝工藝可以節省更多。幾年前我在一個3D封裝工作間里觀看eSlilicon在賽靈思的器件上運行成本模型，他們在4 個小芯片上做了一個2.5D封裝的內插器，模型計算的結果是，與在一個不成熟的工藝上采用最大尺寸的模具相比，2.5D封裝可以節省80%的成本。

　　所以，2015年是一個3D封裝年，這次，3D封裝如約而至。是的，雖然現在還只能在高端設備中看到它，但隨著產品逐漸上量和它在產業鏈中的滲透，慢慢地，3D封裝工藝會逐漸成熟并變得更加經濟。目前似乎沒有任何重大的技術問題（我們知道如何構建TSV，當然這個過程會變得更好更合理；我們知道如何裝配和脫粘背襯材料，這樣，當我們將模具變薄時會更加可控；不同的熱膨脹造成的應力問題似乎也可以得到很好的管理）。所以，真正的大問題似乎是進行上量試產，并決定在哪個器件中使用它。

　　物聯網是3D器件的目標市場。物聯網不會采用16nm以下的工藝，它們需要在一個封裝中集成成本低廉的傳感器、射頻、模擬和數字電路。顯然3D封裝可以做到這一點，明年應該還不會看到它的正式使用，但最終3D封裝會在物聯網市場得到應用并推廣開來。

　　----------------------

　　如何輕松跨越4G產品設計的質量難題？LTE測試幫你忙！

?