基于ASIC+FPGA的IPv6路由器PoS接口設計

　　IP over SDH(PoS)技術是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數據傳輸骨干網,使用點到點協議PPP將IP數據包映射到SDH幀上,按各次群相應的線速率進行連續傳輸,其網絡主要由大容量的高端路由器經由高速光纖傳輸通道連接而成。這種技術實際上是對傳統IP網絡概念的延續,完全兼容傳統的IP協議體系,只是在物理通道上借助SDH提供的點到點物理連接,從而使速率提高到Gbit/s量級,因此PoS技術現在和今后都將是非常重要的IP網絡傳輸手段。

　　155Mbit/s PoS接口是IPv6路由器所提供的一種重要的PoS接口,本文介紹基于PMC公司PM5380型8×155Mbit/s和Xilinx公司VIRTEX-II PRO型300萬門的大規?？?a target="_blank">編程器件的網絡接口硬件設計與實現方案,也給出其中關鍵的FPGA設計。該設計在國家數字交換系統工程技術研究中心研制的IPv6路由器（國家863重大項目）中已經獲得實現,性能良好。

?????? 1 155Mbit/s PoS接口工作原理

　　1.1 IPv6路由器體系結構

　　IPv6路由器主要包含如下子系統：線路接口子系統、多功能轉發子系統（“多功能”主要是指該轉發系統支持多種協議類型：IPv4、IPv6、MPLS）、高速交換子系統和主控（完成各個子系統的管理,集中處理本路由器收到的路由信息,計算并更新路由表）以及OAM（操作維護臺）。圖1是IPv6路由器的體系結構。

　　不同類型的網絡分別通過相應類型的線路接口接入路由器,數據從線路接口進入路由器后再進行轉發和交換,在此過程獲取指明下一路網絡的路的信息,最終從相應的接口以輸出網絡要求的格式輸出。PoS線路接口就是是線路接口子系統的一種。

　　1．2 155Mbit/s PoS接口的工作原理

　　155Mbit/s PoS線路接口板的設計目標是為IPv6路由器提供8個155Mbit/s PoS接口,并支持IPv4、IPv6和MPLS包。在接收方向上將封裝在SDH幀中的IP包提取出來送到協議處理單元或轉發模塊處理;在發送方向上將IP包封裝在SDH幀中,然后送到SDH傳送網上。

　　155Mbit/s PoS線路接口板的主要功能就是實現IP數據包和SDH幀的映射和去映射,具體功能可從接收和發送二個方向詳細描述。

　　在接收方向（到達路由器）的主要功能有：

　　·接收外部線路光信號,進行光/電轉換,以串行數據輸出;

　　·對串行數據進行串并轉換,得到SDH幀;

　　·對SDH幀進行去開銷和拆幀處理,輸出SDH網管信息并提取出HDLC幀;

　　·從HDLC幀中提取出PPP分組;

　　·檢測PPP分組類型,區分PPP協議分組和PPP數據分組;

　　·對于PPP協議分組,送到線路接口處理機去處理;

　　·對于PPP數據分組,提取出其中的IP包或MPLS包,按照要求格式轉換后送到緩存（FIFO）中。??? 發送方向（離開路由器）的主要功能有：

　　·接收輸出處理模塊的IP分組,去除內部IP包頭,形成PPP分組,并將它輸出到相應的線路接口上;

　　·接收本地生成的PPP協議分組;

　　·將PPP協議分組與該線路接口上的PPP數據分組進行合路;對每一路PPP分組進行HDLC成幀和SDH成幀處理;

　　·對SDH幀數據進行并串行轉換;

　　·將串行數據進行電光轉換后發送出去。

?????? 2 系統設計

　　根據155Mbit/s PoS線路接口板要實現的主要功能和PoS的工作原理,可以將155M PoS線路接口分為8個模塊：光電轉換模塊、定時處理模塊、串并轉換模塊、SDH和HDLC處理模塊、PPP處理模塊、處理機模塊、輸入緩存模塊和輸出緩存模塊,其邏輯結構框圖如圖2所示。???

?????? 其中,光電轉換模塊主要實現光信號和電信號之間的轉換。定時處理模塊負責從接收的串行數據中提取時鐘信號。串并轉換模塊實現串行數據和并行數據之間的轉換。在接收方向上,在對信號進行串并轉換之前,對于串行的輸入數據需要進行幀和字節邊界的檢測。SDH和HDLC處理模塊是155M PoS線路接口的關鍵模塊,完成STM-1的映身教 處理及HDLC幀格式的封裝和拆裝。PPP處理模塊主要完成對PPP分組的硬件處理。處理機模塊負責單板的初始化、狀態監測和控制、處理PPP協議分組以及與主控通信等任務。輸入緩存用來存放線路接口發送轉發處理的數據包,輸出緩存用來存放調度輸出后送給線路接口的數據包。

根據目前的技術水平,可選擇如下方案：光電轉換模塊由專用的光電器件完成,串并轉換、定時處理、HDLC/SDH等物理層處理功能由專用電路完成,而PPP處理由FPGA完成。

?????? 3 關鍵電路的選型及說明　　

　　物理層處理電路采用PMC公司的PM5380,它是一款新型的PoS/ATM專用處理電路,支持8路獨立的ATM/PoS接口。該電路具有極高的集成度,將定時提取模塊、串行轉換模塊、段開銷處理模塊、通道開銷處理模塊、路開銷處理模塊和HDLC處理模塊等集成到一起,功能非常強大。其內部結構見圖3。???

?????? PM5380的設計符合IETF PPP工作組提出的PPP over SDH/SONET規范;支持8路全雙工155Mbit/s的STM-1接口,并帶有數據和時鐘恢復（CDR）電路;完全符合Utopia-2接口規范,支持多地址和奇偶校驗;對PoS應用提供相當于Utopia-2的系統接口,16位總線寬度,支持包傳送和字節傳送,內置8個FIFO緩存對應接口的數據;提供串行的155Mbit/s的接口與光器件對接,并且都是差分線路;提供一個通用的八位微處理器接口來完成PM5380的初始化配置、工作控制以及狀態監測;支持線路環回、串行環回和并行環回;單電源3.3VCMOS制作工藝,輸入兼容PECL和TTL電平,輸出為TTL電平。在本設計中,需要通過處理機配置相應的寄存器,使PM5380工作于PoS模式。

　　FPGA選用Xilinx公司VIRTEX-II PRO,該電路是300萬門級的FPGA,其高速I/O模塊可提供多達16路Rocket I/O,內置Power PC核提供高性能的數字時鐘管理,并且具有強大的開發軟件支持。

?????? 4 實現方案

　　圖4為155Mbit/s PoS接口的實現方案圖。在輸入方向上,從光纖傳入的信號經光電轉換后送入PM5380,完成定時處理、幀同步,從輸入比特流中提取出SDH幀并進而恢復出PPP幀,并按接口緩存于內部8個FIFO中。輸入鏈路處理模塊輪詢讀取PM5380的FIFO,獲得PPP幀并完成PPP相關處理,恢復出IP報文并且完成查IP地址表的工作,將協議報文交處理機,而普通的數據報文合路輸入FIFO,進而通過FPGA的Rocket I/O（高速I/O）送轉發處理。

?????? 在輸出方向上,從轉發過來的數據報文 經Rocket I/O送FPGA內部,在輸出鏈路處理模塊中完成與協議報文的合路并且封裝成PPP幀,然后根據內部報文格式中的出接口號來判斷送往ASIC的哪個接口;ASIC完成SDH幀的映射,最后經電光轉換通過光纖送到外部SDH網絡。

?????? 5 FPGA設計

　　圖5中的虛線框內為輸入FPGA設計原理。輸入FPGA的輪詢接收模塊從PM5380的FIFO中輪詢讀取8個外部接口的數據,并將完整的PPP包緩存;分揀模塊查本地IP表,將協議報文緩存于協議FIFO并經處理機送交主控處理,需轉發的數據報文送轉發FIFO。圖中的MPM5380管理模塊負責產生處理機管理PM5380時所需要的時序,CPU模塊負責和860的交互,時鐘模塊產生系統時鐘,它們是公共模塊。

?????? 圖6示出輸出FPGA設計原理。從轉發過來的數據經Rocket I/O后緩存于輸出FIFO,合路模塊將數據報文和從處理機下發的協議報文合路送發送模塊按照PM5380要求的時序寫到相應接口的FIFO中發送,但這里必須嚴格滿足PM5380的寫時序要求。

?????? 6 結束語

　　本文根據IPv6路由器155Mbit/s PoS接口的需求,提出并實現了一種基于ASIC+FPGA的設計方案。目前該方案已經在國家數字交換系統工程技術研究中心開發的IPv6路由器中得到實現,測試后的系統性能穩定,達到了預期的設計目標。