臺積電協(xié)助巨積降低下一世代產(chǎn)品25%的漏電功耗

　TSMC6日宣布，客戶美商巨積公司(LSI Corporation)使用TSMC65納米低功耗工藝的降低功耗(PowerTrim)技術(shù)，有效減少下一世代產(chǎn)品的總漏電耗能達百分之二十五以上。

　　TSMC這項降低功耗的技術(shù)與服務(wù)獲得Tela Innovations公司獨家專利授權(quán)，是將設(shè)計技術(shù)與先進半導(dǎo)體工藝巧妙整和的創(chuàng)新技術(shù)，能有效降低每個產(chǎn)品的漏電耗能。

　　降低功耗軟件(PowerTrim Software)分析巨積公司的設(shè)計，并些微增加對時序較不敏感的路徑上的閘極長度，以代替本來的元件。而閘極長度的增加，將使漏電功耗成指數(shù)型的遞減，是以這些細微的調(diào)整會有相當可觀的影響。

　　美商巨積公司產(chǎn)品及測試工程暨網(wǎng)絡(luò)元件處處長Norm Lawrence表示：「低功耗與高效能是我們產(chǎn)品成功的關(guān)鍵，藉由和TSMC密切的合作并采用Tela Innovations的降低功耗技術(shù)，我們的產(chǎn)品減少了超過百分之二十五的漏電耗能，有效改善漏電的良率分布?！?/P>

　　TSMC降低功耗服務(wù)藉由臨界尺寸(Critical Dimension)的微調(diào)技術(shù)，分析產(chǎn)品設(shè)計，并在對時序較不敏感的路徑上將閘極長度調(diào)整為合適的大小，同時有效節(jié)省對時序較不敏感的路徑上的電晶體耗能，而不影響芯片的性能。此閘極臨界尺寸微調(diào)屬于光學臨近效應(yīng)修正(Optical Proximity Correction)的一部分，并不影響元件或芯片尺寸。因此，降低功耗服務(wù)能在不影響芯片性能及尺寸下，有效的大幅降低漏電耗能，同時亦能大幅降低漏電耗能變異性，進而改善元件參數(shù)良率。

　　TSMC設(shè)計建構(gòu)行銷處資深處長莊少特表示：「協(xié)助客戶提高產(chǎn)品的競爭優(yōu)勢，例如減少耗能，是TSMC創(chuàng)立開放創(chuàng)新平臺的主要目標之一。藉由與不斷創(chuàng)新的公司密切合作，例如Tela Innovations公司，使得開放創(chuàng)新平臺能夠提供客戶具有差異化價值的服務(wù)，是建構(gòu)開放創(chuàng)新平臺背后的核心目標。我們很高興美商巨積公司選擇采用TSMC的降低功耗服務(wù)，并有效達到降低漏電功耗的成果。」

　　TSMC降低功耗服務(wù)可與其他降低漏電的技術(shù)如multi-Vt cell libraries, reverse body biasing, header/footer sleep switches, and voltage islands等相容，可進一步減少漏電并強化節(jié)能效果，較臨介高壓電晶體的表現(xiàn)為佳。

　　TSMC降低功耗服務(wù)

　　TSMC降低功耗服務(wù)獨家使用Tela Innovations公司的技術(shù)，提供給采用先進工藝技術(shù)(包括90納米、80納米、65納米、及45納米等)的客戶使用。欲了解進一步相關(guān)訊息，請洽TSMC的業(yè)務(wù)團隊。