在當前的PCB 設計當中，對于走線長度的要求越來越多。Expedition PCB 自動調線的功能強大。在PCB 的設計當中若能最大限度地使用Expedition PCB 的自動調線功能，將有利于提高設計效率，特別是對于具有較多走線長度要求的設計。

在Expedition pcb 中設置等長的方法有：

Matched Group Length

Considered “Electrical Nets”

— Nets with Series Resistor

Matched Length Rules by Pin to Pin

Matched Length Rules by Considered Wire-Bond Length in Package

Multiple Matched Length Rules within Bus

一、Matched Length Rules by Considered Wire-Bond Length in Package

在當前PCB 設計中，對于許多高速芯片之間的互連必須將芯片的IO PAD 到封裝Pin 之間的長度（封裝級互連長度）也考慮在內，從而在一些設計當中要進行IO PAD 到IO PAD 總互連長度的匹配。通常芯片廠家會提供封裝級互連長度的參數，由于許多PCB 設計工具不支持將封裝長度直接加入到設計中，因此PCB設計者不得不參照IC 廠家提供的布線長度數據表進行總互連長度的計算。這樣的調線過程比較費時。Mentor 的Expedition Pcb 支持將封裝級互連長度直接輸入到設計中，從而設計者在調線中不再需要根據封裝級互連長度數據表進行相關互連的長度調整計算，通過CES 的等長約束，可以讓Expedition 進行自動調線。下面通過一個簡單的例子來說明在 ExpeditionPcb 中設置Package Pin 長度進行調線的過程。

對于圖1A 的PCB，具有兩個網絡INNER_8RNA2 和INNER_8TNA2。我們在CES 中設置INNER_8RNA2 和INNER_8TNA2 等長，公差為10mil，見圖1B。

圖1A 具有兩個網絡的PCB

圖1B CES 中等長設置

假定INNER_8TNA2 網絡所連接的芯片LXT358 其封裝級互連長度為500mil。通常在Allegro 中，設計者不得不將INNER_8TNA2 在PCB 走線長度調整為INNER_8RNA2 在PCB 上走線長度減500mil。而在Expedition 中，不需要如此麻煩，設計者在CES 中找到Parts 表，在LXT358 器件的Pin Package Length 下將INNER_8TNA2 網絡所對應的Pin 腳的Pin Package Length 設置500mil，ExpeditionPCB 在布線和調線中會自動地將該長度計入IO PAD 到IO PAD 總互連長度中。如圖2A。

INNER_8RNA2

INNER_8TNA2

圖2A Pin Pacakge Length 在CES 中的添加

添加 Pin Package Length 后，更新數據，Pin Package Length 值在CES 的等長約束中就有體現。如圖2B。與圖1B 對比更清晰。

圖2B Pin Package Lenth 在約束中體現

圖2C 考慮封裝級互連長度的調線結果

以上就是考慮封裝級互連長度的具體設置過程。在這里要注意一點就是自動繞線后手工檢查的時候在CES 和Target Length 報告中以及標尺中顯示的是計入封裝級互連長度后的總互連長度（見圖3A、圖3B 和圖3C）。

圖3A CES

圖3B Target Length 報告

圖3C 標尺中的顯示

但是從圖3D 和圖3E 可知，在屬性和Length Summery 報告中，顯示的長度只限于PCB 上走線的長度，并沒有計入封裝級互連長度。

圖3D 屬性

圖3E Length Summery 報告

二、Multiple Matched Length Rules within Bus

當今要求滿足不同時序要求的PCB 日益增多。要實現一些要求復雜的等長必須采用延遲公式來表示。延遲公式用來設定不同的pin pairs 或網絡滿足比較復雜的布線要求，它可以使用變量和常量來定義。并且一個網絡或者pin pairs 允許有多個公式，公式之間可以用#、：、《、》號分開。這樣設置起來就比較方便。下面通過一個比較常見的例子（如圖4A）來詳細介紹使用延遲公式來設置等長的具體設置過程。

圖4A 使用延遲公式來設置等長例子

具體要求：

（1）每8 位一組，長度要求匹配在+/-10th

（2）在不同的組之間，長度要求匹配在+/-100th

要滿足第一個要求只要將8 個網絡設置成一個Match 組即可，但是要同時滿足兩個要求使用Match 組不可能達到目的。這種情況下只能通過Formula 來實現。

首先給每一組創建一個變數：DQ0-DQ7.如圖4B 和圖4C

圖4B 每一組創建一個變數1

圖4C 每一組創建一個變數2

其次要滿足第一個要求只要在每一組的網絡后面輸入公式：“=DQ*+/-10th ”（*=0～7）即可。要同時滿足第二個要求只要在公式后面輸入#（#表示的是同時滿足的意思，一個網絡或PIN PAIRS 要同時滿足很多等長要求的話用#，#后面必須要有它自己的網絡或者pin pairs 名），然后輸入“=DQ*+/-100th ”（*=0～7，但不能與前一個公式中的*的內容相同）。

最后的公式如下：

三、結束語

MENTOR 公司的Expedition PCB 布線工具為PCB 設計工程師提供了一個功能強大的PCB 設計手段，通過各種等長設置，可以設計出符合各種要求的信號時序和信號完整性，從而提高單板和系統的工作穩定性，降低開發風險和開發成本，而當今要求滿足不同時序要求的PCB 日益增多，靠手工繞線完全滿足不了實際的要求且耗時較長，通過軟件的自動繞線在就大大縮短了設計周期。本文簡單介紹了兩中有特殊時序要求的等長設置方法，由于理解和掌握程度不深，錯誤之處在所難免。