前言

隨著大規(guī)模集成電路的開發(fā)應(yīng)用，電子產(chǎn)品向復(fù)雜化、智能化、高速化、高可靠方向快速發(fā)展，特別是隨著芯片技術(shù)發(fā)展和CPLD/FPGA技術(shù)的出現(xiàn)，電子產(chǎn)品原有的可靠性設(shè)計分析技術(shù)受到挑戰(zhàn)。由于市場競爭壓力和復(fù)雜電子產(chǎn)品對其可靠性和性能分析、優(yōu)化、測試與驗證等方面都有著極高要求，為縮短研制周期、節(jié)約成本、實現(xiàn)產(chǎn)品高可靠，盡早發(fā)現(xiàn)并排除各種設(shè)計缺陷和潛在問題已成為所有電子設(shè)計工程師追求的目標(biāo)，導(dǎo)致了電子產(chǎn)品開發(fā)研制過程中對性能和可靠性一體化設(shè)計的迫切需求。美國Virginia大學(xué)在ADEPT的數(shù)字電路建模研究中較早明確地體現(xiàn)了這一要求，許多學(xué)者給予關(guān)注，如美國Intergraph公司發(fā)表的XFMEA、美國Wales.Aberystwyth大學(xué)發(fā)表的Flame系統(tǒng)等，近年來世界主要EDA廠商如Cadence、Montor、Synopsys等所開發(fā)的集成軟件包中，也逐漸顯現(xiàn)了電路性能和可靠性分析工具相結(jié)合的趨勢，如BATAsoftBoard軟件可以從十多種EDA工具中導(dǎo)入數(shù)據(jù)進行分析，其結(jié)果可直接送人Relex和RPP中進行可靠性預(yù)計。國內(nèi)以北航可靠性工程研究所為代表的電路可靠性與性能一體化設(shè)計技術(shù)也是基于這一需求。

1 基于EDA的一體化設(shè)計原理

現(xiàn)代EDA技術(shù)的并行工程設(shè)計環(huán)境（如框架體系結(jié)構(gòu)）、電路硬件描述語言、邏輯綜合與測試綜合工具、分析優(yōu)化和驗證等工具，為設(shè)計高可靠的復(fù)雜電子產(chǎn)品提供了保障，然而在其設(shè)計流程中仍然存在影響可靠性設(shè)計分析的不少問題。一方面，目前電子產(chǎn)品設(shè)計多采用EDA提供的設(shè)計輸入編輯器，如通用HDL語言進行編程，設(shè)計出來的結(jié)果不管其是否轉(zhuǎn)換成硬件，都存在軟件可靠性問題，同時EDA的綜合器和適配器所自動產(chǎn)生的設(shè)計結(jié)果的優(yōu)劣，對系統(tǒng)設(shè)計的可靠性也有重要影響。另一方面，可靠性工程師和電子工程師的設(shè)計思維不同，他們是以分析和預(yù)防故障為主，而目前EDA軟件包中普遍缺少分析元器件和電路故障影響的工具，已有可靠性CAD工具和EDA工具之間缺少接口和數(shù)據(jù)交聯(lián)，使得電子產(chǎn)品的性能設(shè)計工作和可靠性設(shè)計分析工作分別獨立進行，兩者難以融合為一體，造成了研制費用的增加和研制周期的延長。

故障仿真最初來源于故障診斷，主要目的是驗證一個測試矢量對相應(yīng)故障檢測的有效性。EDA環(huán)境下的電子產(chǎn)品故障仿真技術(shù)是在產(chǎn)品性能仿真基礎(chǔ)上，模擬產(chǎn)品內(nèi)部出現(xiàn)的故障，分析其對完成規(guī)定功能影響的技術(shù)。它將EDA仿真與故障注入結(jié)合起來，通過對已注入故障后的系統(tǒng)進行仿真分析，來考察系統(tǒng)的健壯性，并為產(chǎn)品設(shè)計改進提供依據(jù)。在EDA環(huán)境下進行電子產(chǎn)品的故障仿真，可以隨時獲得系統(tǒng)存在故障時的響應(yīng)，便于電路設(shè)計人員測試和發(fā)現(xiàn)設(shè)計中未考慮的因素和薄弱的環(huán)節(jié)，方便改進電路設(shè)計，是一種實現(xiàn)電子產(chǎn)品一體化設(shè)計與分析的有效方法。

按照設(shè)計對象的不同，EDA基本設(shè)計方法可以分為IC版圖設(shè)計、電路級設(shè)計、系統(tǒng)級設(shè)計三類，本文討論應(yīng)用EDA工具進行電路級性能和可靠性一體化設(shè)計問題。工程師完成方案設(shè)計后，根據(jù)電路原理圖進行電路性能仿真以檢驗設(shè)計方案，仿真通過后進行PCB板的布局布線，之后還要進行PCB后分析，并將分析后的結(jié)果反饋回電路性能仿真，以檢驗PCB板在實際工作環(huán)境中的狀態(tài)。

在電路EDA設(shè)計工作流程的基礎(chǔ)上，考慮同步開展的可靠性設(shè)計工作項目，得到電路性能和可靠性一體化設(shè)計工作流程。工程師在初步完成原理圖設(shè)計和性能仿真驗證后，借助可靠性CAD工具同步完成對電路的FMEA分析、容差分析、應(yīng)力和降額分析，以及潛通路分析等可靠性設(shè)計分析工作。在完成電路自動布局布線后的PCB后分析過程中，除了進行電路時序分析、熱分析和電磁兼容性分析以外，還應(yīng)利用熱分析結(jié)果借助可靠性CAD工具，完成對電路可靠性的預(yù)計和設(shè)計準(zhǔn)則符合性檢查工作，并同步完成測試性設(shè)計和測試性參數(shù)預(yù)計的工作。

EDA工具和可靠性CAD工具之間缺少接口和數(shù)據(jù)交聯(lián)，并且EDA軟件包中缺少能自動分析和判定元器件故障影響的軟件工具，因此直接利用現(xiàn)有EDA工具和可靠性CAD工具來完成的一體化設(shè)計流程是困難的，必須要建立一個軟件平臺來實現(xiàn)EDA工具和可靠性CAD工具之間的數(shù)據(jù)交聯(lián)，同時需要開發(fā)一個能利用EDA仿真器實現(xiàn)故障仿真的軟件控制工具，來滿足電路性能和可靠性一體化設(shè)計的要求。根據(jù)上述分析，基于EDA的電路性能和可靠性一體化設(shè)計平臺組成應(yīng)，由三個部分構(gòu)成。

（1）EDA工具箱：包括電路板級設(shè)計所需要的原理圖和HDL編輯器、數(shù)/模混合電路仿真、參數(shù)設(shè)計和優(yōu)化、印制電路板設(shè)計、熱分析、電磁兼容分析、時序分析等設(shè)計工具；

（2）可靠性CAD工具箱：包括FMEA、可靠性預(yù)計、應(yīng)力和降額分析、設(shè)計準(zhǔn)則符合性檢查和潛藏電路分析等可靠性分析工具以及測試性預(yù)計和故障仿真控制工具；

（3）平臺的管理和控制程序：包括對各設(shè)計工具的管理和EDA工具與可靠性CAD工具間數(shù)據(jù)接口（如網(wǎng)表文件、電應(yīng)力和熱應(yīng)力等數(shù)據(jù)文件）的控制，是實現(xiàn)一體化設(shè)計環(huán)境的核心部分。

在該軟件平臺的管理下，利用EDA工具進行電路性能設(shè)計的同時，能夠把大量電應(yīng)力和熱應(yīng)力的仿真數(shù)據(jù)通過軟件平臺所控制的數(shù)據(jù)接口，傳遞給可靠性CAD中的各個工具，實現(xiàn)EDA仿真器和可靠性CAD工具之間的完全數(shù)據(jù)聯(lián)接，有效提高電路可靠性分析的自動化水平。例如電路熱分析結(jié)果和電參數(shù)分析結(jié)果直接送人可靠性預(yù)計工具，可以大量減少可靠性預(yù)計的工作量，提高工作效率。另一方面為了能詳細分析電路中元器件故障的影響，可利用故障仿真控制工具，將選定的元器件故障模式通過軟件平臺所控制的數(shù)據(jù)接口，傳遞回給EDA的數(shù)/?；旌想娐贩抡嫫?，并驅(qū)動其進行預(yù)設(shè)模式的故障仿真，同時將故障仿真結(jié)果存入故障仿真數(shù)據(jù)庫。在此基礎(chǔ)上，結(jié)合專家系統(tǒng)或智能化技術(shù)，就可以實現(xiàn)自動化程度很高的電路FMEA輔助分析和測試性預(yù)計等工作。

北航可靠性工程研究所開發(fā)了一個電子產(chǎn)品功能可靠性仿真平臺CFRSP，其組成結(jié)構(gòu)如圖5所示。CFRSP由Cadence公司的Capture原理圖編輯器、PSPICE A/D仿真器、Layout布線器和自行研制的仿真控制軟件CFRSS組成，CFRSS中集成了故障仿真、FMEA輔助分析、可靠性預(yù)計、容差分析、溫度分析、參數(shù)靈敏度分析及測試性預(yù)計等功能模塊，用以完成電路設(shè)計過程的主要可靠性分析工作。CFRSS和PSPICE A/D仿真器之間，則通過仿真結(jié)果文件進行數(shù)據(jù)交換。

（1）CFRSS框架對軟件進行整體控制，提供與EDA仿真器的接口，對仿真數(shù)據(jù)進行統(tǒng)一化處理，給各軟件工具提供底層服務(wù)，使軟件工具能夠順利調(diào)用EDA仿真器進行電路仿真，并對數(shù)據(jù)庫進行訪問。

（2）CFRSS軟件工具完成各項具體的電路仿真和分析任務(wù)，通過框架來調(diào)用EDA仿真器并傳輸結(jié)果數(shù)據(jù)。包括：GTST功能框圖、電路仿真（含性能分析、故障分析、靈敏度分析、容差分析、溫度分析、性能可靠度分析）、故障判據(jù)、查詢和可靠性工具（生成FMEA表、測試性預(yù)計表）等模塊。

（3）CFRSS數(shù)據(jù)庫保存項目全部數(shù)據(jù)，包括與具體電路仿真無關(guān)的基礎(chǔ)數(shù)據(jù)和部分電路仿真分析結(jié)果數(shù)據(jù)。

2 實現(xiàn)基于EDA的一體化設(shè)計平臺的關(guān)鍵技術(shù)

基于EDA的電子產(chǎn)品性能和可靠性一體化設(shè)計平臺是EDA技術(shù)、可靠性技術(shù)、計算機技術(shù)、故障建模技術(shù)和信號處理識別技術(shù)的集成，平臺的建立必須解決以下關(guān)鍵技術(shù)。

2.1 電路故障建模技術(shù)

電路故障建模是對各類元器件故障模式建立故障模型電路，并保證該模型能夠準(zhǔn)確反映故障模式內(nèi)涵的過程。EDA環(huán)境下建立電路故障仿真模型的實質(zhì)，就是在電路的正常狀態(tài)模型中加入對故障影響因素的模擬和描述。故障模型建立都是基于器件故障表現(xiàn)形式，不需考慮器件內(nèi)部結(jié)構(gòu)，但考慮故障引腳和模型參數(shù)。故障模型主要分為三種類型：引腳類、模型參數(shù)類、引腳與參數(shù)相結(jié)合類。為了不改變電路原有的網(wǎng)絡(luò)結(jié)構(gòu)，可采用了元器件模型重組法來建立電路故障仿真模型。

該方法要點是建立元器件失效模式的故障模型，并與元器件初始模型連接形成故障模型，該方法不需要考慮元器件的內(nèi)部結(jié)構(gòu)，僅考慮元器件發(fā)生失效的引腳，通用性強。

依據(jù)該方法可建立各類元器件故障模式（包括開路、短路、參數(shù)漂移、輸出失效、性能退化等）的模型，用于元器件模型重組。以運算放大器“功能失效”為例，集成運放的輸出電壓與輸入電壓（即同相輸入端與反相輸入端之間的差值電壓）之間滿足電壓傳輸特性關(guān)系曲線，當(dāng)運算放大器功能失效時，可以用輸入端電壓差為0，即輸入端短路方式來模擬。

2.2 故障注入技術(shù)

故障注入技術(shù)起源于20世紀(jì)70年代，目前國外復(fù)雜電子系統(tǒng)的設(shè)計及測試已經(jīng)廣泛地使用故障注入技術(shù)。該技術(shù)主要分為三類：直接針對硬件系統(tǒng)的物理故障注入、軟件故障注入和基于仿真的故障注入。這里采用的是基于EDA仿真軟件的故障注入技術(shù)，是指加載元器件故障仿真模型到電路正常仿真模型當(dāng)中的過程，不包括硬件故障注入，僅為軟件故障注入。它是按指定元器件失效模式，通過對EDA的電路正常狀態(tài)仿真模型的修改，形成元器件的失效模式模型，從而生成電路的故障狀態(tài)仿真模型。一般采用三種方法：修改電路原理圖、修改網(wǎng)絡(luò)拓撲文件或修改模型定義。其本質(zhì)都是將元器件模型重組后的故障模型代替原有的器件模型，從而形成具有故障因素描述的電路網(wǎng)絡(luò)拓撲。

2.3 EDA數(shù)據(jù)接口技術(shù)

EDA工具和可靠性CAD工具之間缺乏數(shù)據(jù)共享和數(shù)據(jù)交換，成為阻礙電路實現(xiàn)性能和可靠性一體化設(shè)計的主要難題之一，目前電路可靠性設(shè)計分析工作中常見的FMEA和可靠性預(yù)計等工作不能實現(xiàn)自動化也是同樣原因。當(dāng)前不同EDA廠商的仿真工具，在對外交換數(shù)據(jù)時在數(shù)據(jù)結(jié)構(gòu)和存儲格式上千差萬別，造成它和可靠性CAD工具間數(shù)據(jù)傳遞的困難，因而設(shè)計通用的數(shù)據(jù)接口是不可能的，只能針對具體EDA仿真工具進行專門開發(fā)。

與EDA工具的接口技術(shù)具體可分為三部分內(nèi)容：電路故障模型的注入、仿真數(shù)據(jù)的分析處理，以及仿真循環(huán)控制和出錯控制。故障注入部分，是根據(jù)元器件的故障模式對EDA相應(yīng)的文件進行更改和控制，與仿真的輸入文件有關(guān)；數(shù)據(jù)處理部分，是將每次電路仿真的結(jié)果按照控制平臺的要求提取所需數(shù)據(jù)并進行標(biāo)準(zhǔn)化處理，從而可以用于各種可靠性分析，它與仿真的輸出文件有關(guān)；鑒于大量故障仿真分析的要求及仿真軟件自身的原因，仿真過程會造成仿真時間的劇烈膨脹及仿真溢出等問題，仿真循環(huán)及出錯控制即是對此加以限定和控制，以縮短仿真時間并剔出仿真溢出所產(chǎn)生的無效數(shù)據(jù)，它主要與仿真的輸出文件有關(guān)。因此對仿真軟件接口文件的研究是實現(xiàn)接口技術(shù)的前提。

2.4 EDA仿真器集成技術(shù)

電路的自動故障仿真過程需要將EDA仿真軟件作為內(nèi)核仿真器，實現(xiàn)對EDA仿真器的集成和自動調(diào)用。通常EDA仿真軟件內(nèi)部都有一個核心仿真模塊，例如OrCAD/Pspice將Pspice A/D作為其仿真器，Mentor Graphics的仿真器為Analog Designer。各仿真器都是通過仿真內(nèi)核來實現(xiàn)仿真服務(wù)的，如Pspice A/D作為仿真內(nèi)核SimServer的客戶，向SimServer請求仿真服務(wù)。因此實現(xiàn)EDA仿真器的自動調(diào)用可以采用兩種方法：一是服務(wù)方式，利用COM機制實現(xiàn)對仿真內(nèi)核的直接控制；二是過程調(diào)用方式，通過命令行調(diào)用直接對仿真器進行控制。

（1）服務(wù)方式

仿真內(nèi)核在與仿真器的交互過程中會提供多個服務(wù)接口，而仿真內(nèi)核通常都是基于COM機制實現(xiàn)的，通過COM機制直接調(diào)用仿真內(nèi)核的接口函數(shù)，可實現(xiàn)對仿真內(nèi)核的無縫集成。通過對不同函數(shù)的調(diào)用可以分別實現(xiàn)對仿真任務(wù)的加載、暫停、終止等。該實現(xiàn)方式是將EDA仿真器作為一個服務(wù)程序等待仿真任務(wù)，可以直接對仿真任務(wù)的執(zhí)行過程進行監(jiān)控，控制靈活、效率高。

（2）過程調(diào)用方式

EDA仿真器一般都提供了面向用戶的接口，可以將仿真器作為一般命令來調(diào)用，通過命令行參數(shù)來傳遞數(shù)據(jù)。每次仿真，系統(tǒng)通過命令來創(chuàng)建和撤銷EDA仿真器進程。

2.5 故障的自動判定技術(shù)

產(chǎn)品功能狀態(tài)的判定過程都由系統(tǒng)設(shè)計人員按照技術(shù)規(guī)范的要求進行，首先對產(chǎn)品進行故障定義，然后進行故障的定量化處理，給出具體指標(biāo)，再對仿真結(jié)果進行判定。依據(jù)電路仿真結(jié)果和工程師給定的故障判據(jù)，由計算機自動進行判別，是實現(xiàn)電路故障自動判定和FMEA自動化分析的關(guān)鍵，對電路中數(shù)字量和模擬量中直流信號的自動判定相對簡單，對模擬量中瞬態(tài)信號的自動判定則十分復(fù)雜，要按照信號的具體類型，選取合適的非波形特征參數(shù)（包括信號最大值、最小值、有效值、均值等）和波形特征參數(shù)（如周期、有效值、峰值等），通過快速計算待判定信號的特征參數(shù)值來進行判定。

2.6 故障仿真效率改進技術(shù)

在故障仿真分析過程中一個突出問題，是仿真計算時間過長和大批量仿真數(shù)據(jù)對計算機資源的需求問題，如利用的CFRSP系統(tǒng)，對包含約200個器件的數(shù)?；旌想娐罚ê現(xiàn)PGA）進行一次性能仿真，在主頻2GHz的工作站上進行計算約需要8min，并產(chǎn)生60M數(shù)據(jù)，如果該電路需要分析5000個故障模式，則總仿真時間將近700h（約28天），并產(chǎn)生300G數(shù)據(jù)。通常隨著電路規(guī)模和待分析的故障模式規(guī)模的增加，仿真計算時間和數(shù)據(jù)量會以指數(shù)增加，即使采用了系統(tǒng)分層仿真技術(shù)，故障仿真在時間和數(shù)據(jù)存儲上的消耗，對于單機系統(tǒng)而言仍無法滿足工程應(yīng)用的需要，為此應(yīng)采用分布式計算技術(shù)提高仿真效率。

計算網(wǎng)格是一種無縫的、集成的計算和協(xié)作環(huán)境，它通過協(xié)同非集中控制的分布的異構(gòu)資源，包括超級計算機、大規(guī)模存儲系統(tǒng)、個人計算機、各種設(shè)備等，向用戶提供超級計算能力，從而能夠以方便的形式解決各種復(fù)雜問題。北航可靠性工程研究所以TyrensGrid為基礎(chǔ)，在CFRPS平臺基礎(chǔ)上開發(fā)了基于網(wǎng)格計算的一體化設(shè)計平臺TG_CFRS。在TG-CFRS試驗環(huán)境中，共有20臺PC機作為TyrensGrid網(wǎng)格的節(jié)點，在對前文提及案例進行分析時，僅需要不到36h即完成了共5000個模式的故障仿真計算任務(wù)。在基于網(wǎng)格的環(huán)境中，將一個大的用戶任務(wù)分割成一些小的任務(wù)，然后分給網(wǎng)格中的每個節(jié)點進行處理，除了通信消耗之外，網(wǎng)格的計算能力基本上是各網(wǎng)格節(jié)點能力的加和。由于在故障仿真中通信量比較小，仿真計算時間基本上就是總的任務(wù)時間與網(wǎng)格節(jié)點數(shù)量之比，所以隨著網(wǎng)格節(jié)點的增多，上述仿真時間會隨之減少。

3 結(jié)語

EDA技術(shù)發(fā)展的日益成熟給實現(xiàn)電子產(chǎn)品一體化設(shè)計提供了有力技術(shù)支持，而實現(xiàn)電子產(chǎn)品性能和可靠性一體化設(shè)計的關(guān)鍵，是建立綜合設(shè)計環(huán)境和解決EDA工具與可靠性CAD工具間的數(shù)據(jù)接口以及電路故障仿真等技術(shù)問題。本文介紹的電路故障建模方法、故障注入方法、故障判定方法、數(shù)據(jù)接口和EDA集成技術(shù)，以及基于EDA的電路性能和可靠性一體化設(shè)計平臺等，為該技術(shù)的推廣和工程應(yīng)用提供了重要支撐。
? ? ? ?責(zé)任編輯：tzh