本文作者：AMD 工程師Shaoyi Chen

這篇文章我們將為 AMD KriaKR260 在 AMD Vitis上創(chuàng)建硬件加速平臺(tái)。 我們將從 KR260 預(yù)設(shè)文件開始，添加平臺(tái)所需的外設(shè)并對其進(jìn)行配置。 一切設(shè)置完畢后，我們將把硬件設(shè)計(jì)導(dǎo)出到 XSA。

創(chuàng)建名為 kr260_platform 的 Platform

Create Project > Next

Project name: kr260_platform > Next

勾選 "Project is an extensible Vitis platform" > Next

開發(fā)板選擇 Boards > KR260 > Next > Finis

如果沒有安裝 KR260，需要先安裝 KR260。

創(chuàng)建一個(gè) Block Design
Create Block Design > OK

Add PS > Run Block Automation > Apply Board Preset > OK

在此階段，AMD Vivado自動(dòng)添加了 AMD Zynq UltraScale+ MPSoC，并應(yīng)用了 KR260 的所有板卡預(yù)設(shè)選項(xiàng)。 預(yù)設(shè)選項(xiàng)包括 MPSoC PS 模塊配置和引腳分配。

創(chuàng)建時(shí)鐘和復(fù)位
Add a Clocking Wizard

clk_out1 to 100 MHz

clk_out2 to 300 MHz

clk_out3 to 600 MHz

Reset Type to Active Low > OK

使能 Platform 的 AXI 接口

使能 PS 的 AXI Master 接口：

打開Platform Setup界面。

打開AXI Port子頁面。

在 zynq_ultra_ps_e_0 選項(xiàng)下，使能

M_AXI_HPM0_FPD和**M_AXI_HPM1_FPD。**

保持 Memport 為 M_AXI_GP, sptag 為空。

使能來自 AXI Interconnect 的 AXI Master interfaces：

在 ps8_0_axi_periph 選項(xiàng)下， 點(diǎn)擊 M01_AXI, 按住Shift 并點(diǎn)擊 M07_AXI 以選中從 M01_AXI 到M07_AXI 的多個(gè)接口。

右鍵選中的選項(xiàng)并點(diǎn)擊使能。

保持 Memport 為 M_AXI_GP，sptag 為 empty。

使能來自 PS 的 AXI Slave interfaces 來允許 Kernels 連接 DDR 內(nèi)存：

在 zynq_ultra_ps_e_0 選項(xiàng)下, 選中所有的 AXI slave 接口: 按住Ctrl 并點(diǎn)擊

S_AXI_HPC0_FPD,S_AXI_HPC1_FPD,S_AXI_HP0_FPD,S_AXI_HP1_FPD,S_AXI_HP2_FPD,S_AXI_HP3_FPD。

右擊所有的選項(xiàng)并點(diǎn)擊enable。

修改 S_AXI_HPC0_FPD和S_AXI_HPC1_FPD的Memport 為S_AXI_HP。

將接口的 sptag 名字修改為 HPC0, HPC1,HP0, HP1, HP2,HP3。 v++ 可以在 linking 階段使用這些接口。

導(dǎo)出 XSA

點(diǎn)擊Validate Design按鈕來確認(rèn) block design 設(shè)計(jì)有效。在這個(gè)過程中 Vivado 會(huì)報(bào)告一個(gè) critical warning，這是因?yàn)?axi_intc_0/intr沒有被連接。因?yàn)?v++ 鏈接器會(huì)將中斷連接到這個(gè)端口上，所以這個(gè)警告可以被忽略。

為 block design 創(chuàng)建一個(gè) module wrapper：

在Source界面, Design Sources group 上右鍵design_1.bd。

選擇Create HDL Wrapper...

選擇Let Vivado manage wrapper and auto-update。

點(diǎn)擊OK來為 block design 生成 wrapper。

生成設(shè)計(jì)：

在 Flow Navigator 窗口下選擇 Generate Block Design。

點(diǎn)擊 Generate。

在 Flow Navigator 窗口下選擇 Generate Bitstream。

點(diǎn)擊 Yes.

導(dǎo)出 Platform：

點(diǎn)擊菜單File -> Export -> Export Platform來運(yùn)行Export Hardware Platformwizard。

點(diǎn)擊 Next 。

選擇 Platform Type 為:Hardware, 點(diǎn)擊 Next。

選擇 Platform State:Pre-synthesis, 使能 Include Bitstream，點(diǎn)擊 Next。

輸入 Platform 屬性并點(diǎn)擊Next。比如：

Name: kv260_hardware_platform

Vendor: xilinx

Board: kv260

Version: 0.0

Description: This platform provides high PS DDR bandwidth and three clocks

輸入 XSA 文件名:

?kv260_hardware_platform并保持默認(rèn)導(dǎo)出地址。

點(diǎn)擊Finish。

kv260_hardware_platform.xsa將會(huì)被生成。

審核編輯：湯梓紅