當(dāng)下世界瞬息萬變，各種設(shè)備層出不窮。在人們孜孜不倦的開發(fā)下，技術(shù)更新迭代速度空前。在設(shè)計開發(fā)領(lǐng)域，連接器對速度的重視無出其右。連接器外形越來越小，部署密度越來越高，速度也越來越快。在智能應(yīng)用和智能環(huán)境中，高帶寬連接器隨處可見。從56G到112G再到224G，連接器行業(yè)無時無刻都在努力創(chuàng)新，應(yīng)對新技術(shù)帶來的重重挑戰(zhàn)。

?

我們面臨的最突出的一項挑戰(zhàn)在于：不僅是連接器，還有整個PCB和整個系統(tǒng)，都需要同時滿足224Gb/s的性能要求和制造公差要求。連接器和分路部分的公差受PCB工藝技術(shù)的限制，但在設(shè)計中還需要考慮一些其他因素。其中可能包括：

● 特征配準

● 信號焊盤連接器滑接（wipe）和公差部分

● 背鉆過孔殘樁（stub）深度和電路板周長布線公差

● 隨著部署密度的提高，信號干擾和串?dāng)_也會增加

除此之外，控制阻抗也至關(guān)重要。即使是最輕微的阻抗失配也可能會導(dǎo)致高頻信號丟失，進而導(dǎo)致應(yīng)用性能下降。此外，隨著信號密度和數(shù)據(jù)速率的提高，功率密度也會激增，這會顯著增加發(fā)熱量，從而帶來散熱和冷卻問題及相關(guān)挑戰(zhàn)。

其他需要考慮的重要因素包括回波損耗、有效回波損耗、插入損耗和串?dāng)_，這些因素會對許多指標產(chǎn)生影響。

安費諾的SI工程經(jīng)理Michael Rowlands表示：“帶分路區(qū)域（BOR）的板內(nèi)串?dāng)_和偏置特性將是224Gb/s互連設(shè)計和通道性能的關(guān)鍵。”

”此外，與連接器配套使用的測試夾具的設(shè)計也很重要，因為我們希望測試夾具沒有噪音或反射。

?

DensiLink OverPass

組件

安費諾DensiLink，

每通道200G；1.6T聚合帶寬

為了分析連接器與板棧和焊盤棧的連接狀況，并了解連接器性能，設(shè)計師往往傾向于采用良好的連接器力學(xué)模型進行仿真。

應(yīng)將14 GHz或28 Gb/s定義為任何型號連接器的截止點。在此帶寬/數(shù)據(jù)速率之上，務(wù)必將連接器和PCB聯(lián)合在一起建模。除非將PCB同時納入模型中，否則具有串?dāng)_共振的連接器將無法正確建模。

連接器制造商為了保護他們設(shè)計的知識產(chǎn)權(quán)，通常對用于集成到模擬中的產(chǎn)品力學(xué)模型進行加密。然而，這種模型的準確性卻往往受到質(zhì)疑。

Rowlands指出，提供仿真S參數(shù)是安費諾的標準做法。制造商通常也會提供測量模型，但它們通常具有因果關(guān)系和噪聲缺陷，因此使其難以在通道中進行分析。工程師可以在任何讀取S參數(shù)的工具（例如：Matlab、ADS、ANSYS和各種免費下載工具）中使用安費諾的模型，納入模擬。

”簡而言之，無論采用何種設(shè)計，要提供最佳的信號完整性，圍繞連接器做深入思考至關(guān)重要。針對PCB對連接器進行模擬，并考慮連接器的所有其他相關(guān)因素，才有可能獲得最佳結(jié)果。

安費諾等業(yè)內(nèi)領(lǐng)先的制造商提供高帶寬連接器，同時隨附基本支持資料、模擬工具使用指南、分路建議，并且提供技術(shù)支持，確保優(yōu)化設(shè)計。