整個全球存儲市場對更高密度的NAND閃存需求不斷增長。目前，這一需求已經通過許多發展得到滿足，不僅當今的閃存控制器的功能，還有特別是3D NAND架構，這一直是過去十年存儲討論和發展的中心。

隨著工業物聯網（IIoT），智能工廠，自動駕駛汽車和其他數據密集型應用程序繼續受到關注，這些高要求的應用程序對數據存儲的規定變得越來越具有挑戰性。盡管與傳統的HDD相比仍存在價格優勢，但3D架構的發展將閃存存儲擴展到更廣闊的市場，因為它具有更高的可擴展性和可負擔性。

3D技術：浮柵與電荷陷阱技術

自從1980年代SLC閃存的2D平面景觀問世以來，閃存驅動器一直在使用浮柵技術。3D技術將事物推向了三維，并帶來了新的挑戰，且回歸諸如電荷陷阱之類的編程技術，供應商開始重新考慮企業級固態硬盤。雖然大多數3D制造商現在已轉向電荷陷阱技術以實現更好的耐用性和可擴展性，但平面技術主要仍使用浮柵技術來存儲數據。

有人認為，基于電荷陷阱技術的NAND閃存不易受到損壞和泄漏的物理影響。這直接影響錯誤率以及驅動器上剩余的程序/擦除（P/E）周期等方面。但是，尤其是在較高溫度下，電荷陷阱還面臨著自身在數據保存方面的挑戰，在汽車領域中這是相當重要的一個問題，因為質量要求的標準是能禁得起高溫。

FIG： 浮柵的簡單示意圖

無論電荷陷阱技術還是浮柵技術，從任何特定主機系統發送到NAND閃存的數據都需要由閃存控制器進行管理。這就是為什么高度可靠的控制器是高性能系統不可或缺的一部分。3D架構為實現高密度閃存提供途徑，但是基于此技術的存儲應用現在對更高級別的可靠性和數據保存的需求日益增長，而這只能通過高端控制器才能實現。最終，選擇閃存控制器是獲得更大耐用性和壽命的關鍵。

為什么選擇3D技術：擴展的經濟性

硅制造的經濟性基于以下事實：在特定的技術規模下，加工晶圓的成本是固定的。由于較小的流程需要不同的設備，因此加工成本存在差異。但是，每個硅芯片的成本幾乎完全取決于其尺寸。最終可以安裝在晶圓上的設備越多，每個芯片的成本就越低。存儲的經濟性主要是關于降低每位成本。對于存儲設備，這意味著在特定大小的芯片上存儲更多位。

顯而易見的解決方案是使存儲單元更小。閃存已從120奈米制造發展到如今使用的14或15奈米。這種擴展使容量增加大約100的系數（因此降低了每位成本）。然而，我們的半導體制程就要到達擴展的極限。

另一種方法是在每個存儲單元中存儲更多數據位。最初的單級單元變為多級單元（MLC），它在每個單元中存儲四個不同層級的電荷，相當于兩個數據位。從那時起，閃存被設計為在每個單元中存儲三位（三級單元，TLC）和四位（四級單元，QLC）。這種方法存在一些問題：需要更精確地控制和測量存儲的電荷，這會使讀取和寫入速度稍慢，并且更容易出錯。然而，密度的提高和每位成本的相應減少，使其在一些應用中還是相當合算。

為了滿足存儲密度增加的需求，閃存制造商現在已經進入了三維領域。在3D架構中，多層存儲單元被構建在硅中創設三維結構。這樣可以為相同的表面積提供更多的存儲空間。通過在硅中垂直構建單元層來制造3D架構。這需要更復雜的制程，但是它可以大大增加存儲密度，且避開與較小的特征尺寸有關的問題。

重要的是要認識到，更加復雜的制程被存儲密度的增加所抵消。例如，即使該過程使芯片成本增加一倍，將存儲密度提高10或100倍，也可以顯著降低每位成本。

未來將如何發展

當前的3D架構最多使用176層。盡管目前似乎對層數沒有任何嚴格的物理限制，但要超出此范圍，可能需要結合使用不同的開發方法，以將3D模具彼此堆疊。最近的文章討論了行業領導者計劃在晶圓制程中堆疊兩個128層以實現256層的方法。

過去十年來3D架構的發展使得大容量閃存驅動器在全球更容易實現。盡管性能，壽命以及讓更高密度單元（TLC，QLC）更加可靠的能力，受益于這項技術，但它同時伴隨著復雜且昂貴的制程。

結論

盡管這些制程已被存儲密度的增加所抵消，但更高密度單元結構的轉變，在發展存儲系統中所選的NAND閃存的全部潛力，已經使得對于更高質量的閃存控制器的需求更加不可或缺。當考慮整個數據存儲領域中截然不同的用例時，這一籠統的聲明就顯得尤為重要：從移動設備中的消費者級eMMC到服務器場中的高性能SSD，再到工業自動化工廠中的安全驅動PLC。每個用例都有不同的需求，為了更好地了解3D NAND閃存如何有益于存儲系統，我們建議可以聯系能夠詳細解釋這一點的閃存控制器供應商。

Lena Harman