我們已經(jīng)習(xí)慣了 3D NAND，以至于忘記了它在 2013 年面世時候的革命性。您可以通過堆疊單元而不是將它們并排放置來從根本上提高 NAND 晶圓密度的想法現(xiàn)在被認(rèn)為是理所當(dāng)然的。我們有 176 層 3D NAND 正在生產(chǎn)，230 層產(chǎn)品即將推出，300 層正在開發(fā)中。

然而，DRAM 在平面時代停滯不前。它與 2D 生產(chǎn)技術(shù)緊密結(jié)合，以至于英特爾的 Optane 3D XPoint 等存儲級內(nèi)存被開發(fā)出來以提供接近 DRAM 的速度，但成本更接近 NAND。Optane 之所以失敗，是因為它的成本因良率有限而居高不下，而且其非易失性存儲器的編程復(fù)雜度太高。

堆疊 DRAM 單元是降低 DRAM 成本和提高芯片密度的明顯架構(gòu)方法。然而這很困難，初創(chuàng)公司NEO Semiconductor認(rèn)為它已經(jīng)找到了一種方法，可以通過其 3D X-DRAM 技術(shù)實(shí)現(xiàn)這一目標(biāo)。在這里，我們有一家初創(chuàng)公司設(shè)法在主要 DRAM 制造商美光、三星和 SK 海力士之前創(chuàng)建 3D DRAM 架構(gòu)。NEO 是一項無晶圓廠業(yè)務(wù)，需要三大 DRAM 代工運(yùn)營商中的一家或多家獲得其技術(shù)許可才能取得成功。

我們詢問了Objective Analysis的內(nèi)存半導(dǎo)體行業(yè)分析師 Jim Handy，想知道他如何看待 3D DRAM 技術(shù)。

他告訴我們：“3D NAND ‘Punch & Plug’ 方法現(xiàn)在已廣為人知，因此只要不使用任何新材料，使用此工藝的 DRAM 應(yīng)該能夠快速量產(chǎn)。英特爾在 2020 年 IEDM 論文中展示了類似的內(nèi)容。Tom Coughlin 和我在我們的新興內(nèi)存報告中簡要介紹了它。

“英特爾方法的唯一缺點(diǎn)是它使用了摻雜的 HfO（氧化鉿）反鐵電層，該層在半導(dǎo)體中并未廣泛使用。這使得它的制造有點(diǎn)困難，僅僅是因為它不完全在生產(chǎn)車間的控制之下。我相信它類似于德國鐵電存儲器公司（FMC）正在努力開發(fā)成生產(chǎn)工藝的HfO。德累斯頓大學(xué)的 NaMLab 于 2011 年發(fā)現(xiàn)了 HfO 的鐵電特性，在過去的 12 年中，其衍生的 FMC 一直致力于控制它。在您嘗試實(shí)際制造它們之前，事情總是看起來很容易！”

英特爾當(dāng)然不再從事內(nèi)存業(yè)務(wù)。

我們向 Jim Handy 詢問了一系列關(guān)于 NEO 技術(shù)的問題：

Blocks & Files：你對這項技術(shù)和公司有公開的看法嗎？?

Jim Handy：幾年來，NEO 一直在閃存峰會上推廣一種新穎的 NAND 閃存概念。它使用位線的固有電容作為 DRAM 電容器來極大地加速 NAND 閃存的性能。我還不知道有任何商業(yè)產(chǎn)品利用了這項技術(shù)。至于DRAM技術(shù)，我只知道新聞稿里說的。

Blocks & Files：其聲稱能夠在2030-2035年期間擁有能夠生產(chǎn)1Tbit DRAM芯片的技術(shù)進(jìn)步是否合理？?

Jim Handy：只要這是一個具有生產(chǎn)價值的工藝，使用眾所周知的材料和完善的 3D-NAND 工藝，就沒有理由不早于此構(gòu)建 terabit DRAM。如果涉及新材料，那么使它們具有生產(chǎn)價值的挑戰(zhàn)將使前景更難以預(yù)測。

Blocks & Files：如果 3D X-DRAM 技術(shù)可行，它能否像 3D NAND 幫助降低 NAND 的成本/比特一樣降低 DRAM 的成本/比特？?

吉姆漢迪：DRAM 的擴(kuò)展速度已經(jīng)顯著放緩，任何可以成倍增加 DRAM 密度的低成本突破都將加速 DRAM 的成本/比特下降速度。

Blocks & Files：比服務(wù)器 DIMM 高 8 倍的 DRAM 芯片是否會淹沒 x86 插槽接口并更多地用于 HBM 和 CXL 訪問的遠(yuǎn)程內(nèi)存？?

Jim Handy：計算機(jī)永遠(yuǎn)不會有足夠的 DRAM。如果 DRAM 是免費(fèi)的，并且如果它的引腳電容不會減慢總線速度，那么每個人的使用量都會比現(xiàn)在多得多。相反，添加 DRAM 是一件成本高昂的事情，添加到任何一個通道的芯片/封裝越多，運(yùn)行該通道的速度就越慢，因此設(shè)計人員通常將自己限制在每個通道只有一個或兩個 DIMM。??

換句話說：成本是一個限制器，而 DRAM 封裝數(shù)量是一個限制器。8 倍密度的 DRAM 不僅可以顯著降低成本，而且還可以支持非常大的 DRAM 陣列，具有與當(dāng)今計算機(jī)已經(jīng)處理的相同的封裝數(shù)量和電容。

另一個優(yōu)勢是更高密度的 DRAM 每瓦提供更多的內(nèi)存。數(shù)據(jù)中心存在 DRAM 的功耗和散熱問題，因此這對他們來說也是一大優(yōu)勢。

編輯：黃飛

?