3.互補式PWM的IC設計實例
?

　　現由于HT45F4M與通用MCU的主要差異是互補式的PWM輸出，如果設計一顆實現互補式PWM輸出的ASIC，適當選擇具有PWM輸出功能的通用MCU搭配，也可以實現類似HT45F4M的功能。這種IC設計+通用MCU的方案可以廣泛利用現有的大量MCU資源，更具靈活性，成本也有競爭力。

　　3.1 結構框圖與時序圖

　　互補式的PWM的結構框圖與時序圖如圖2所示，由通用MCU產生PWM輸出，輸入ASIC，經延時時間插入電路，產生互補式的PWM輸出，此PWM輸出為 PWMp，PWMn兩路，PWMp控制P-MOS，PWMn控制N-MOS。這兩個MOS管在充電時，用于控制充電電流；在放電時可用于控制放電電壓。充電時，PMOS導通的時間越長，充電功率越大。放電時，NMOS導通的時間越長，放電功率越大。

　　圖2 互補式的PWM的結構框圖與時序圖

　　3.2 ASIC的設計與仿真分析

　　我們使用Candence IDE設計仿真了一顆ASIC，實現圖2所示的互補輸出，由MCU提供PWM信號，通過延時和組合邏輯實現圖2所示的PWM互補輸出時序。圖3所示為 PWM與PWMn時序的仿真結果，圖中電壓峰值低者為來自MCU的PWM信號，電壓峰值高者為PWMn信號，PWMn下降沿與PWM的上升沿幾乎重疊，PWMn上升沿滯后于PWM的下升沿。時序上與圖2所示一致。

　　圖3 PWM與PWMn信號的仿真時序

　　圖4所示為PWMn與PWMp時序的仿真結果，也是設計互補PWM輸出最終需要的結果。PWMp的低電平信號被“包圍在”PWMn的低電平信號中，也實現了圖2所示的時序關系。這意味著“PMOS僅在NMOS關斷期間開通”，因為在同步Boost的電路結構中，PMOS是低電平開通，NMOS是低電平關斷。

　　圖4 PWMn與PWMp的仿真時序

　　圖 4所示的波形同時表明，ASIC的設計實現了當NMOS關斷的時候，PMOS滯后DT1時間開通，當PMOS關斷DT2時間后，NMOS開通，這意味著 “NMOS僅在PMOS關斷期間開通”。可見，PMOS與NMOS都在對方關斷后導通，兩個管不會同時導通。當NMOS導通時，電能轉化為電感線圈的磁場能，當NMOS關斷后，磁場能轉化為電能，與電池電壓疊加，通過PMOS管輸出，于是，電路實現了同步Boost升壓功能。

　　3.3 開關損耗

　　當 NMOS關斷后，在PMOS管還未導通的DT1時間內，Boost電壓通過其PMOS管的體二極管輸出，因體二極管的壓降較大，這會帶來功率損耗，但由于 MOS管開關時間在幾十納秒以內，因此在整個導通周期內損耗不大。恰當設計ASIC的延時時間，通過ASIC的Option Pin腳使延時時間長度可變，并選擇合適的MOS管，即可使DT時間略大于PMOS管的開關時間，保證兩個MOS管不會同時導通，并減少開關損耗。

　　與肖特基二極管相比，由于PMOS的導通電阻低，管壓降小，從而提高了效率，理論上肖特基的壓降約為0.3V，在5V/1A輸出時，肖特基上浪費的功率約為 0.3V*1A=0.3w，約為輸出功率的6%，這樣，若不計MOS管的導通電阻與開關損耗，理論上同步Boost效率比二極管續流高約6%，常用的低壓功率NOS管如8205A或P2804NVG在1A電流時導通電阻只有幾十毫歐，開關時間只有幾十納秒，所以實測結果顯示同步Boost方案的效率提高明顯，功率器件發熱較低，與理論分析相符。

　　3.4 競爭力與成本

　　除了肖特基外，電感，導線，電路板走線都會發熱，因此輸出電流500mA以上時，二極管Boost的移動電源很難做到90%以上的效率，而同步Boost較容易達到，對于大容量移動電源而言，兩種方案因效率產生的電池成本差別非常大，并且同步Boost移動電源本身因發熱而產生的溫度上升幅度很小，因此，容量越高、電流越大的移動電源，在技術指標、成本和用戶體驗三個方面，非同步Boost方案越缺乏競爭力。由于不同MOS管的開關導通時間不同，ASIC的延時時間可以通過增加或減少延時門的數量來調節。經測算，在0.5um工藝下，不計Pad時，Layout的面積小于0.4mm^2，成本很低。