精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一種可延長靜態時序分析儀精度的時序簽核工具

PCB線路板打樣 ? 來源:LONG ? 2019-08-13 11:37 ? 次閱讀

德克薩斯州AUSTIN-IC表征提供商Silicon Metrics Corp.將推出基于SiliconSmart Models的產品線。該系列產品包括該公司為邏輯設計人員提供的首個產品 - 一種可延長靜態時序分析儀精度的時序簽核工具。

新產品線的一部分是生成開放式庫API(OLA)的工具 - 兼容SiliconSmart模型。 Silicon Metrics聲稱這些模型使用的動態方法比現在的固定靜態模型更準確。該公司還表示,其工具可以取代常用的標準延遲格式(SDF)反標注流程。

Cellrater,該公司的第一個工具,已更名為SiliconSmart CR。該產品有望對IC細胞庫進行準確表征。新產品是生成模型的SiliconSmart OMC(開放模型編譯器)和SiliconSmart TSO(定時簽核),它可以精確地提升定時分析器。

“靜態,固定的模型是Silicon Metrics公司總裁兼首席執行官Callan Carpenter表示,目前該行業的標準格式已經失去了它的實用性。 “你今天真正需要的是更精確的表征,你必須將這種表征與算法相匹配。”

SiliconSmart模型提供了一個實例 - 特定操作點(ISOP)功能。 Carpenter說,這很重要,因為芯片兩側的兩個NAND門可能會受到熱梯度,IR壓降或交叉耦合的影響。因此,供電電壓可能會有所不同,但這只能通過逐個實例建模來顯示。

精心設計

此外,SiliconSmart模型使用“選擇性細化”方法在性能和準確性方面提供最佳平衡。給定模型可以包括用于設計過程前端的基于表格的表示,具有用于后端優化的電阻 - 電容延遲計算的非線性ISOP模型以及用于定時簽核的自表征模型。最高精度是一個完整的三維現場解決方案。

為了獲得SiliconSmart模型的優勢,用戶必須首先使用SiliconSmart OMC創建它們,據該公司稱,它是第一個庫編譯器生成符合OLA的模型。 OLA是硅集成計劃(Si2)支持的新興行業標準。

OMC工具可以從SiliconSmart CR獲取輸入,但不需要它。進入OMC的其他途徑包括Synopsys的Liberty格式,高級庫格式和延遲計算語言。該工具輸出OLA 1.1和IEEE 1481 API兼容模型。對于每個生成的模型,OMC都會生成一個自動驗證測試套件。

SiliconSmart TSO使用SiliconSmart模型為現有的靜態時序分析工具提供Carpenter所謂的“Turbo boost”。 TSO嵌入在工具中,并在特定路徑上運行,用戶認為值得仔細觀察。如果需要,TSO可以選擇適當的抽象級別或用戶可以做出決定,一直到完整的3-D場解算器。不過,在運行時間與準確度之間存在權衡。

Carpenter表示,TSO可以通過允許反向注釋逐個實例的特性來顯著提高準確性。它還消除了對SDF反向注釋的任何需求。據Carpenter稱,TSO的輸出“只是一組更好的有序路徑”,其報告的格式與主機時序分析器相同。

目前,Silicon Metrics僅宣布支持Cadence的時序分析器。 Ambit Envisia綜合套件。更重要的是支持Synopsys,它在時序分析和綜合方面處于領先地位。 Carpenter說發布任何公告還為時過早,但他指出Synopsys是Silicon Metrics的投資者,兩家公司已合作超過一年。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時序分析
    +關注

    關注

    2

    文章

    127

    瀏覽量

    22551
  • PCB打樣
    +關注

    關注

    17

    文章

    2968

    瀏覽量

    21652
  • 華強PCB
    +關注

    關注

    8

    文章

    1831

    瀏覽量

    27723
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    42981
收藏 人收藏

    評論

    相關推薦

    靜態時序分析原理及詳細過程

    靜態時序分析是檢查IC系統時序是否滿足要求的主要手段。以往時序的驗證依賴于仿真,采用仿真的方法,覆蓋率跟所施加的激勵有關,有些
    的頭像 發表于 11-25 11:03 ?9889次閱讀
    <b class='flag-5'>靜態</b><b class='flag-5'>時序</b>的<b class='flag-5'>分析</b>原理及詳細過程

    80μA靜態電流同步降壓控制器可延長汽車應用中的電池壽命

    DN1014- 80μA靜態電流同步降壓控制器可延長汽車應用中的電池壽命
    發表于 07-18 08:18

    靜態時序分析與邏輯(華為內部培訓資料)

    靜態時序概念,目的 靜態時序分析路徑,方法 靜態時序
    發表于 07-09 18:28 ?130次下載

    使用邏輯分析儀調試時序問題

    使用邏輯分析儀調試時序問題 在今天的數字世界,嵌入式系統比以往任何時候都更為復雜。使用速度更快、功耗更低的設備和功能更強大的電路,
    發表于 08-26 12:09 ?1572次閱讀
    使用邏輯<b class='flag-5'>分析儀</b>調試<b class='flag-5'>時序</b>問題

    靜態時序分析基礎及應用

    _靜態時序分析(Static_Timing_Analysis)基礎及應用[1]。
    發表于 05-09 10:59 ?31次下載

    靜態時序分析基礎及應用

    靜態時序分析基礎及應用
    發表于 01-24 16:54 ?7次下載

    靜態時序分析:如何編寫有效地時序約束(三)

    靜態時序分析中的“靜態詞,暗示了這種時序分析
    的頭像 發表于 11-22 07:11 ?2308次閱讀

    靜態時序分析:如何編寫有效地時序約束(

    靜態時序分析一種驗證方法,其基本前提是同步邏輯設計(異步邏輯設計需要制定時鐘相對關系和最大路徑延時等,這個后面會說)。靜態
    的頭像 發表于 11-22 07:07 ?3464次閱讀

    正點原子FPGA靜態時序分析時序約束教程

    靜態時序分析是檢查芯片時序特性的一種方法,可以用來檢查信號在芯片中的傳播是否符合時序約束的要求。
    發表于 11-11 08:00 ?62次下載
    正點原子FPGA<b class='flag-5'>靜態</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>與<b class='flag-5'>時序</b>約束教程

    華為FPGA硬件的靜態時序分析與邏輯設計

    本文檔的主要內容詳細介紹的是華為FPGA硬件的靜態時序分析與邏輯設計包括了:靜態時序分析
    發表于 12-21 17:10 ?21次下載
    華為FPGA硬件的<b class='flag-5'>靜態</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>與邏輯設計

    時序分析靜態分析基礎教程

    本文檔的主要內容詳細介紹的是時序分析靜態分析基礎教程。
    發表于 01-14 16:04 ?14次下載
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>靜態</b><b class='flag-5'>分析</b>基礎教程

    可延長小型電池續航力的超低靜態電流 IC

    可延長小型電池續航力的超低靜態電流 IC
    發表于 03-21 13:33 ?1次下載
    <b class='flag-5'>可延長</b>小型電池續航力的超低<b class='flag-5'>靜態</b>電流 IC

    Certus Closure Solution可發揮時序和ECO技術上的優勢

    上述流程會用到兩個主要工具,分別是用于模塊層次優化的 Tempus ECO,以及用于 SoC 層面靜態時序分析的 Tempus STA。這里缺失了全芯片(或子系統)優化與
    的頭像 發表于 11-01 14:18 ?1011次閱讀

    解讀FPGA的靜態時序分析

    任何學FPGA的人都跑不掉的個問題就是進行靜態時序分析靜態時序
    的頭像 發表于 03-14 19:10 ?772次閱讀

    STA-0.靜態時序分析概述

    靜態時序分析(Static Timing Analysis, 以下統簡稱 **STA** )是驗證數字集成電路時序是否合格的
    的頭像 發表于 06-27 11:43 ?939次閱讀
    STA-0.<b class='flag-5'>靜態</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>概述