串擾(CrossTalk)是指PCB上不同網絡之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用。克服串擾的主要措施有:
加大平行布線的間距,遵循3W規則。
在平行線間插入接地的隔離線。
減小布線層與地平面的距離。
3W規則
為了減少線間串擾,應保證線間距足夠大,當線中心間距不少于3倍線寬時,則可保持70%的電場不互相干擾,稱為3W規則。
如要達到98%的電場不互相干擾,可使用10W的間距。
實際PCB設計中,3W規則并不能完全滿足避免串擾的要求。
按實踐經驗,如果沒有屏蔽地線的話,印制信號線之間大于lcm以上的距離才能很好地防止串擾。
因此在PCB線路布線時,就需要在噪聲源信號(如時鐘走線)與非噪聲源信號線之間,及受EFTlB、ESD等干擾的“臟“線與需要保護的“干凈”線之間,不但要強制使用3W規則,而且還要進行屏蔽地線包地處理,以防止串擾的發生。
此外,為避免PCB中出現串擾,也應該從PCB設計和布局方面來考慮,例如:
1.根據功能分類邏輯器件系列,保持總線結構被嚴格控制。
2.最小化元器件之間的物理距離。
3.高速信號線及元器件(如晶振)要遠離I/()互連接口及其他易受數據干擾及耦合影響的區域。
4.對高速線提供正確的終端。
5.避免長距離互相平行的走線布線,提供走線間足夠的間隔以最小化電感耦合。
6. 相臨層(微帶或帶狀線)上的布線要互相垂直,以防止層間的電容耦合。
7. 降低信號到地平面的距離間隔。
8. 分割和隔離高噪聲發射源(時鐘、I/O、高速互連),不同的信號分布在不同的層中。
9. 盡可能地增大信號線間的距離,這可以有效地減少容性串擾。
10. 降低引線電感,避免電路使用具有非常高阻抗的負載和非常低阻抗的負載,盡量使模擬電路負載阻抗穩定在loQ~lokQ之間。因為高阻抗的負載將增加容性串擾,在使用非常高阻抗負載的時候,由于工作電壓較高,導致容性串擾增大,而在使用非常低阻抗負載的時候,由于工作電流很大,感性串擾將增加。
11.將高速周期信號布置在PCB酌內層。
12.使用阻抗匹配技術,以保BT證信號完整性,防止過沖。
13. 注意對具有快速上升沿(tr≤3ns)的信號,進行包地等防串擾處理,將一些受EFTlB或ESD干擾且未經濾波處理的信號線布置在PCB的邊緣。
14. 盡量采用地平面,使用地平面的信號線相對于不使用地平面的信號線來說將獲得15~20dB的衰減。
15. 信號高頻信號和敏感信號進行包地處理,雙面板中使用包地技術將獲得10~15dB的衰減。
16. 使用平衡線,屏蔽線或同軸線。
17.對騷擾信號線和敏感線進行濾波處理。
18.合理設置層和布線,合理設置布線層和布線間距,減小并行信號長度,縮短信號層與平面層的間距,增大信號線間距,減小并行信號線長度(在關鍵長度范圍內),這些措施都可以有效減小串擾。
-
pcb
+關注
關注
4318文章
23022瀏覽量
396424 -
串擾
+關注
關注
4文章
189瀏覽量
26932
原文標題:PCB設計必看:從防止串擾的方法到安全間距的考慮
文章出處:【微信號:eda365wx,微信公眾號:EDA365電子論壇】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論