模擬和混合信號設計通常被認為是系統級芯片（SoC）設計中的重要瓶頸。事實證明，手動密集型過程難以自動化，因此很難獲得模擬設計生產率的提高。

此外，與數字設計相比，模擬設計生產率難以衡量。您可以根據晶體管的數量來衡量數字生產力，但對于模擬設計，這是一個極具誤導性的指標。復雜的混合信號模塊可能需要數萬個晶體管，而不是數字模塊中的數百萬個晶體管。

然而，這些街區所消耗的面積占整個集成電路面積的20％以上。技能不在于生成晶體管，而在于理解這些有源器件與片上無源元件（如電阻器和電容器）以及連接它們的金屬軌道之間的關系。

數字設計師能夠制造使用高度自動化的綜合和布局工具。標準單元設計技術的使用支持了高水平自動化的動力，因為工具供應商能夠使用標準單元為許多不同過程的工具提供通用基礎。

在模擬設計中，沒有真正標準的細胞。有標準功能，如偏置發生器和運算放大器。但是這些功能有許多不同的體系結構和拓撲結構，每個功能都必須針對特定的過程進行調整。

自動化仍可用于模擬設計

這并不意味著您無法使自動化工作。合成是模擬設計的兩階段過程。第一部分，也是最難自動化的部分，是拓撲選擇和電路優化過程。第二種是生成各個電路元件并將其布置在物理設計中。

第一部分是大部分工程技能所在。很難生產出能夠做出如此高水平決策的綜合工具以及經驗豐富的模擬設計師。

第二個是手動布局中的大部分繁瑣，以及簡單易犯錯誤的地方可以制作。這是設計綜合的第二部分，其中定制自動化技術可以對生產力產生重大影響。

在成本范圍的兩端，許多模擬布局編輯器都有編程接口，可讓設計人員實現自動執行結構和電路工作的函數庫。有些人使用模糊的專有腳本語言，但有一些使用流行的C語言，使許多工程師可以訪問它們，并在新工程師開始設計時幫助避免學習曲線。

這些工具還允許工程師構建允許輸入和微調宏參數的用戶界面。用戶界面和底層代碼可能與設計人員想要的一樣復雜。

在編寫模擬單元生成器宏時，最高效率在于將使用的組件和單元在許多項目中都有很多，這樣可以收回投入的設計時間。

但這不是唯一的考慮因素。如果設計可能會隨著時間的推移而發生變化，則參數化單元可以顯著減少使設計適應新工藝所需的返工。即使設計過程不太可能改變，設計通常也需要標準部件上的許多小型變體。

同樣，參數化的組件和單元可以相當容易地進行調整以實現這些變體，而無需為每個變體創建和運行新腳本。同樣值得注意的是，特別是對于新工藝，代工廠通常幾乎每周更改設計規則，需要更改布局規格的線寬和間距等。可以快速輕松地修改宏以適應這些規則變化。/p>

圖1＆＃151;可以快速修改宏以適應流程變化或創建零件變體。第一眼看到，編寫宏來創建參數化組件和單元格似乎只適用于更復雜的組件。然而，工藝限制意味著即使是電阻器，電感器和電容器也需遵守相當數量的設計規則，以確保在代工廠的工藝限制范圍內能夠以所需的精度創建它們。

此外，在許多模擬電路中，例如放大器，如果要避免不需要的偏移電壓，設備之間的良好匹配與實現精確的絕對值同樣重要，并且需要良好的屏蔽來保護關鍵節點免受干擾。在開發布局時，這些注意事項適用于主動和被動組件。

即使是簡單的組件也需要手動創建

電阻器
對于小電阻器，可以使用直線段;一些過程也支持'狗骨'形狀。直段電阻器的最終電阻值取決于段的長度，寬度，厚度，薄層電阻和薄層電阻率。

折疊蛇形結構通常用于較大的電阻值，以實現更好的匹配并最大限度地減少硅芯片面積。在這里，拐角會引起匹配問題，因為它們對工藝變化更敏感，并且使用金屬而不是多晶硅來制造匝數以實現最佳匹配是一種好的做法。

因此，蛇形電阻器由一系列矩形段構成，為了在電阻器之間進行精確匹配，必須從頂部和底部看到相同的幾何形狀。當在主電阻器段的每一側上形成虛擬電阻器時，濕法和干法蝕刻工藝都會導致底切效應不太明顯。

如圖2所示，Interdigitization是一種緩解流程變化以實現更好匹配的常用方法。顯然，電阻器的布局可能涉及許多參數，更好的模擬工具有助于創建電阻發生器，每次運行宏時都可以輸入參數，以快速生成所需的電阻。

圖2＆＃151;諸如具有虛設條帶的叉指式蛇形電阻器之類的結構非常復雜，足以保證投入時間來編寫發生器宏。

電容器
IC中的電容器是平行板型的。大多數是金屬 - 絕緣體 - 金屬（MIM）結構。在精度很重要的情況下，“真實”電容器元件外部的虛設元件再次經常用于通過減輕底切效應來提高工藝精度。一些較新的工藝允許在電容器周圍使用虛設帶而不是虛設電容器;這可以減少避免工藝可變性問題所需的硅面積。

MIM電容器的實際尺寸受到可由較低層維持的金屬重量的限制，因為金屬的重量可以在中間比在邊緣周圍更多地壓縮氧化物層。這和諸如氧化物厚度之類的工藝變量意味著電容器通常需要被分解成更小的元件，通常布置在共同的質心結構中。

這里存在折衷，因為較大的單個電容器在金屬邊緣處表現出較少的邊緣效應，而電容器矩陣中邊緣的總長度增加會增加該問題并且意味著必須使用更多的硅面積。然而，通過適當的互連，多元件方法具有消除兩個或更多個電容器之間的不匹配的附加益處，因為可以布置布局使得過程變量均等地影響每個電容器。這些組件需要花費很長時間手工繪制，但編寫一個生成這種電容器元素矩陣的宏是一件簡單的事情。

圖3＆＃151;編寫一個生成電容器元素矩陣的宏是一件簡單的事情，例如在這種常見的質心結構中。

電感器建立一個電感發生器是一個類似的事情。在這種情況下，發生器宏將使用螺旋，軌道寬度和間距的匝數來創建電感器。宏可以在其他層中添加連接，以確保電感器可以輕松連接到電路的其余部分。

電感器通常由頂層金屬制成，大多數工藝允許最高金屬厚度。使用較厚的金屬可以最大限度地降低電阻并最大化電感的Q因子。

寄生和雜散電容（橫向和縱向）都會降低電感的Q因子。通過僅使用產生大部分電感的外螺旋可以在一定程度上緩解該問題，并且避免使用對電感貢獻很小但對寄生效應更顯著的內螺旋。對于更高的電感值，如果在布局中采取措施以最小化交叉耦合和電容，則可以在彼此之上創建電感器并且并聯連接。

在電感器下方創建帶圖案的屏蔽也很有用。交叉耦合然后在屏蔽中產生與電感器中的電流極性相反的電流，從而最小化電感器到襯底的電容并保持Q因子。

再一次，顯然簡單組件可以從宏生成中受益匪淺;在IC設計中創建高Q值電感器時，可能需要處理的參數比第一次印象所能提供的要多得多。

晶體管
更復雜的元件在哪里C語言的強大功能，加上底層模擬工具的豐富編程接口，帶來了最大的好處。基本晶體管易于繪制，實際上從一種設計復制到另一種設計。然而，具有高工藝容差的精心匹配的電路將是更復雜的元件。

使用寬，多指狀晶體管通常更好，精度至關重要。在匹配的設計中，兩個晶體管的指狀物將相互交叉。這種結構很容易理解，但是很乏味且容易出錯。

在實踐中，所討論的關于布置無源元件的大多數問題都適用于晶體管，復雜度更高;常見的質心結構，端部虛設備的使用，匹配的互連以及保護環的可能使用都需要考慮在內。宏可以在這里節省很多時間，同時保證每個阱和柵極的連接到正確的電源和信號線，它們是適當的寬度，并且器件具有適當的阱和柵極間距特性。

一旦晶體管發生器的基本庫到位，特別是那些創建匹配元件的庫，就可以使用電流鏡和類似結構自動擴展宏的使用以構建本地電壓源。有些人已經采取了更多措施，實施了完整的常用電路，如偏置發生器。盡管是最困難的選擇，但這種方法在編程復雜性方面接近于細胞合成。拓撲＆＃151;由設計人員決定。

通常，在參數化單元內可以非常容易地適應工藝變化，可能的例外是雙極晶體管。這些都是與流程相關的，因此修改單元格需要做更多的工作。

設計，購買或免費使用

許多EDA供應商的設計流程免費提供標準構建模塊的參數化單元。供應商自己提供它們，或者代工廠可能。其他供應商通常會出售一些標準組件，并為其他供應商提供開發服務。或者，設計人員可以選擇創建自己的。

對于經驗豐富的C編程器，可能會在幾個小時內創建一個簡單的電阻器或電容器，更復雜的晶體管可能需要長達幾天的時間。使用頻率，所需的組件或單元變體的數量，鑄造過程的可控性以及過程或設計規則變化的可能頻率將是決定前期努力是否會產生有價值的回報的關鍵決定因素。節省時間，或減少設計錯誤。

總結

雖然模擬設計師沒有大量的工具他們對數字邏輯工程師的處置，并不意味著大部分流程無法實現自動化。即使是看似簡單的無源組件也需要定義大量參數以適應組件變體，工藝可變性和潛在的設計規則變化，因此布局自動化在這里甚至是有益的。

參數化組件和單元的開發需要模擬設計團隊的更多前期投資，或者可以增加EDA供應商開發的成本，但結果非常值得并確保設計人員可以使用他們來之不易的知識和經驗來獲得最佳效果，而不是花費寶貴的時間來簡單地推動多邊形。

Tanner EDA的產品經理Nicolas Williams與客戶和開發部門緊密合作，生產EDA解決方案對于今天的設計問題。他還為產品開發，IC設計，設計套件開發和產品方向做出了貢獻。他的專業領域是模擬EDA和模擬，混合信號和RF IC設計。